ETD
Archivio digitale delle tesi discusse presso l’Università di Pisa
Home
Sfoglia archivio
Cerca
Contatti
Accesso
Istruzioni
Faq
☰
Home
Sfoglia
Cerca
Contatti
Accesso
Istruzioni
Faq
Avvisi
Il servizio di assistenza via email è sospeso da venerdì 31 Luglio alle 13:30. Le richieste verranno processate regolarmente da lunedì 24 Agosto.
Cerca per relatore della tesi
Risultati da 1 a 8 di 8
Titolo
Corso di studi
Anno di discussione
Relatore
Design and Implementation of Fast Models for PQC Hardware Accelerators
CYBERSECURITY
2026
Bernardeschi, Cinzia
Di Matteo, Stefano
Saponara, Sergio
Efficient implementation for RISC-V of the Post-Quantum Cryptography suite CRYSTALS with hardware acceleration on FPGA
CYBERSECURITY
2023
Di Matteo, Stefano
Saponara, Sergio
Design and Verification of a Physically Unclonable Function (PUF) for FPGA, and Implementation of a PUF-based secure-boot for RISC-V System-on-chip
COMPUTER ENGINEERING
2023
Di Matteo, Stefano
Fanucci, Luca
Lettieri, Giuseppe
Zulberti, Luca
HW-SW Interface Design and Implementation for Error Logging and Reporting for RAS in RISC-V Architectures
INGEGNERIA ELETTRONICA
2023
Di Matteo, Stefano
Rossi, Daniele
Saponara, Sergio
Design and Verification of a Hardware Accelerator for Homomorphic Encryption
INGEGNERIA ELETTRONICA
2022
Di Matteo, Stefano
Saponara, Sergio
From Manual to Power Wheel-Chair for people with disability: design and prototyping of the electric engines control and the relevant human computer interface
COMPUTER ENGINEERING
2021
Di Matteo, Stefano
Dini, Pierpaolo
Fanucci, Luca
A RISC-V ISA Extension for speeding-up Post Quantum CRYSTALS Algorithms through HW Accelerators integrated in the Ariane Core Pipeline
INGEGNERIA ELETTRONICA
2021
Di Matteo, Stefano
Fanucci, Luca
Nannipieri, Pietro
Design of a hardware accelerator for Post-Quantum Lattice-Based cryptographic algorithms
INGEGNERIA ELETTRONICA
2020
Di Matteo, Stefano
Saponara, Sergio
Nuova ricerca