logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Avvisi

  • Per un aggiornamento delle procedure adottate dall'Ateneo in materia di protezione dei dati personali, si è reso necessario oscurare temporaneamente i nomi e i cognomi degli autori delle tesi in ETD.
    Ripristineremo la visibilità del nominativo dell'autore dal 01/10/2026, per garantire la corretta attribuzione della paternità dell'opera. Chi desideri mantenere oscurato il proprio nome e cognome, in qualunque momento può comunicarlo allo staff ETD.
    È stato inoltre necessario oscurare tutti gli indirizzi email degli autori. ETD continuerà a utilizzarli esclusivamente per consentire l'inoltro di richieste relative alle tesi, garantendo l'anonimato del recapito nei confronti dei richiedenti.

Cerca per relatore della tesi

Risultati da 1 a 12 di 30
Titolo Corso di studi Anno di discussione Relatore
FPGA Design of a Loosely-Coupled Accelerator for the CROSS Post-Quantum Digital Signature Scheme INGEGNERIA ELETTRONICA 2026
Toward Reliable Artificial Intelligence Acceleration in Space: Design and Optimization of Onboard Processing Architectures INGEGNERIA DELL'INFORMAZIONE 2026
Progettazione ad alto livello di acceleratori di reti neurali su piattaforma FPGA: analisi comparativa fra gli strumenti di sintesi hls4ml, FINN e FPG-AI. INGEGNERIA ELETTRONICA 2026
Design and Characterization of the GPU@SAT Architecture for the Rad-Hard NanoXplore NG-Ultra FPGA INGEGNERIA ELETTRONICA 2026
Design Approaches for Reliability Enhancement in Space: Performance Impact and Implementation of Fault Mitigation Solutions on a CGRA-Based Architecture ​ INGEGNERIA ELETTRONICA 2025
Design, Implementation, and Verification of a ResNet18-Like Convolutional Neural Network exploiting the FPG-AI Platform INGEGNERIA ELETTRONICA 2025
Experiencing with the Universal VHDL Verification Methodology (UVVM): the SmartDMA IP case study INGEGNERIA ELETTRONICA 2025
Progettazione di un ambiente di verifica per un modulo WizardLink basato sulla metodologia open-source Universal VHDL Verification Methodology (UVVM) INGEGNERIA ELETTRONICA 2025
Progettazione su piattaforma FPGA di un filtro spazio-temporale per la riduzione del rumore in event-based cameras INGEGNERIA ELETTRONICA 2025
Speeding Up the Code-Based Post Quantum Signature Scheme CROSS with a Tightly-Coupled RISC-V ISA Extension INGEGNERIA ELETTRONICA 2025
FPGA Design of a Spiking Neural Network accelerator for optical event-based high-speed embedded digital cameras INGEGNERIA ELETTRONICA 2025
UVM-Based Verification of a Configurable Data Flow-Control IP Core for FPGA CNN Accelerators INGEGNERIA ELETTRONICA 2024

Nuova ricerca