ETD
Archivio digitale delle tesi discusse presso l’Università di Pisa
Home
Sfoglia archivio
Cerca
Contatti
Accesso
Istruzioni
Faq
☰
Home
Sfoglia
Cerca
Contatti
Accesso
Istruzioni
Faq
Avvisi
Il servizio di assistenza via email è sospeso da venerdì 31 Luglio alle 13:30. Le richieste verranno processate regolarmente da lunedì 24 Agosto.
Cerca per relatore della tesi
Risultati da 1 a 12 di 29
Titolo
Corso di studi
Anno di discussione
Relatore
Toward Reliable Artificial Intelligence Acceleration in Space: Design and Optimization of Onboard Processing Architectures
INGEGNERIA DELL'INFORMAZIONE
2026
Fanucci, Luca
Nannipieri, Pietro
Progettazione ad alto livello di acceleratori di reti neurali su piattaforma FPGA: analisi comparativa fra gli strumenti di sintesi hls4ml, FINN e FPG-AI.
INGEGNERIA ELETTRONICA
2026
Bocchi Tommaso
Fanucci, Luca
Nannipieri, Pietro
Design and Characterization of the GPU@SAT Architecture for the Rad-Hard NanoXplore NG-Ultra FPGA
INGEGNERIA ELETTRONICA
2026
Bocchi Tommaso
Nannipieri, Pietro
Todaro, Giovanni
Design Approaches for Reliability Enhancement in Space: Performance Impact and Implementation of Fault Mitigation Solutions on a CGRA-Based Architecture
INGEGNERIA ELETTRONICA
2025
Fanucci, Luca
Monopoli, Matteo
Mystkowska, Gabriela
Nannipieri, Pietro
Design, Implementation, and Verification of a ResNet18-Like Convolutional Neural Network exploiting the FPG-AI Platform
INGEGNERIA ELETTRONICA
2025
Bocchi Tommaso
Fanucci, Luca
Nannipieri, Pietro
Experiencing with the Universal VHDL Verification Methodology (UVVM): the SmartDMA IP case study
INGEGNERIA ELETTRONICA
2025
Fanucci, Luca
Nannipieri, Pietro
Zulberti, Luca
Progettazione di un ambiente di verifica per un modulo WizardLink basato sulla metodologia open-source Universal VHDL Verification Methodology (UVVM)
INGEGNERIA ELETTRONICA
2025
Fanucci, Luca
Nannipieri, Pietro
Progettazione su piattaforma FPGA di un filtro spazio-temporale per la riduzione del rumore in event-based cameras
INGEGNERIA ELETTRONICA
2025
Fanucci, Luca
Nannipieri, Pietro
Speeding Up the Code-Based Post Quantum Signature Scheme CROSS with a Tightly-Coupled RISC-V ISA Extension
INGEGNERIA ELETTRONICA
2025
Fanucci, Luca
Nannipieri, Pietro
FPGA Design of a Spiking Neural Network accelerator for optical event-based high-speed embedded digital cameras
INGEGNERIA ELETTRONICA
2025
Fanucci, Luca
Nannipieri, Pietro
UVM-Based Verification of a Configurable Data Flow-Control IP Core for FPGA CNN Accelerators
INGEGNERIA ELETTRONICA
2024
Fanucci, Luca
Nannipieri, Pietro
Pacini, Tommaso
Zulberti, Luca
Extension and characterisation of the FPG-AI framework for the NanoXplore radhard FPGAs: design, prototype, and testing of an ARM based System-on-Chip CNN accelerator
INGEGNERIA ELETTRONICA
2024
Fanucci, Luca
Nannipieri, Pietro
Pacini, Tommaso
Nuova ricerca