logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Avvisi

  • Per un aggiornamento delle procedure adottate dall'Ateneo in materia di protezione dei dati personali, si è reso necessario oscurare temporaneamente i nomi e i cognomi degli autori delle tesi in ETD.
    Ripristineremo la visibilità del nominativo dell'autore dal 01/10/2026, per garantire la corretta attribuzione della paternità dell'opera. Chi desideri mantenere oscurato il proprio nome e cognome, in qualunque momento può comunicarlo allo staff ETD.
    È stato inoltre necessario oscurare tutti gli indirizzi email degli autori. ETD continuerà a utilizzarli esclusivamente per consentire l'inoltro di richieste relative alle tesi, garantendo l'anonimato del recapito nei confronti dei richiedenti.

Cerca per relatore della tesi


Risultati da 1 a 12 di 179
Titolo Corso di studi Anno di discussione Relatore
Design of a Peak Stretcher in 65 nm CMOS Technology for Active Pixels of X-ray Imagers INGEGNERIA ELETTRONICA 2026
Progettazione di un amplificatore da strumentazione per spettroscopia di impedenza in tecnologia 65 nm CMOS INGEGNERIA ELETTRONICA 2026
Progetto di un ADC ciclico asincrono in tecnologia CMOS 65 nm per la lettura di sensori di immagine INGEGNERIA ELETTRONICA 2026
Progetto di un oscillatore integrato CMOS a basso consumo di potenza e basse tensioni di alimentazione INGEGNERIA ELETTRONICA 2026
Design of a High-Performance Capacitor-Less LDO with Enhanced Dynamic Response INGEGNERIA ELETTRONICA 2026
Progetto di un amplificatore operazionale modulare in tecnologia BCD 130 nm INGEGNERIA ELETTRONICA 2026
Progetto di un rivelatore di picco in tecnologia CMOS 65nm per sensori di immagine di radiazione X INGEGNERIA ELETTRONICA 2026
Progetto di modulatori delta-sigma tempo-continui per sensori elettrochimici wearable in tecnologia CMOS 130 nm INGEGNERIA ELETTRONICA 2026
Design of a Low-Power Low-Voltage Rail-to-Rail Class-AB CMOS Current Conveyor for Electrochemical Sensor Interfacing INGEGNERIA ELETTRONICA 2025
Progettazione di un rilevatore d'inviluppo integrato in tecnologia UMC-0.18 µm-CMOS per applicazione Power Line Communication. INGEGNERIA ELETTRONICA 2025
Design of high-accuracy mixed-signal CMOS cells for sensor interfaces and reference circuits INGEGNERIA DELL'INFORMAZIONE 2025
Power Modelling Methodology for Physical Memory Interfaces INGEGNERIA ELETTRONICA 2024

Nuova ricerca