Tesi etd-11192025-141104 |
Link copiato negli appunti
Tipo di tesi
Tesi di laurea magistrale
Autore
NANNIPIERI, RACHELE
URN
etd-11192025-141104
Titolo
Real-time Multichannel Asynchronous Sample Rate Converter (ASRC), implemented as a custom FPGA accelerator on an embedded system-on- chip for high-end audio applications
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Fanucci, Luca
correlatore Prof. Rosenthal, Matthias
tutor Ing. Cruchet, Vassili
correlatore Prof. Rosenthal, Matthias
tutor Ing. Cruchet, Vassili
Parole chiave
- asrc
- digital audio transmission
- sampling rate converter
Data inizio appello
05/12/2025
Consultabilità
Non consultabile
Data di rilascio
05/12/2095
Riassunto
-- italian abstract --
Questa tesi descrive la progettazione e l’implementazione di un Real-Time Mul-
tichannel Asynchronous Sample Rate Converter (ASRC) per applicazioni
audio digitale ad alta risoluzione. L’architettura proposta, pensata per sistemi em-
bedded basati su FPGA, affronta le sfide legate alla conversione di flussi audio tra
frequenze di campionamento arbitrarie e dinamicamente variabili.
A differenza dei convertitori sincroni, l’ASRC consente l’interoperabilità tra disposi-
tivi senza la necessità di recuperare il clock fisico, risultando ideale in contesti audio
professionali con sorgenti multiple. La soluzione integra un stadio di prefiltraggio
multistadio e sfrutta tecniche di interpolazione polinomiale di secondo ordine nel
dominio dei dati.
L’architettura supporta le principali frequenze di campionamento audio standard
(44,1 kHz – 384 kHz) e garantisce una latenza ridotta (<2,5 ms) con distorsione min-
ima (circa –115 dB THD sull’intera banda audio 20 Hz – 20 kHz). La validazione
è stata condotta tramite simulazione e sintesi su piattaforma SoC Zynq-7000, di-
mostrando conformità ai vincoli real-time e scalabilità multicanale.
Il lavoro è stato realizzato in collaborazione con Merging Technologies, azienda
svizzera specializzata in interfacce audio high-end.
-- english abstract --
This thesis presents the design and implementation of a real-time Multichannel
Sample Rate Converter (ASRC) for high-resolution digital audio applications. The
proposed architecture targets FPGA based embedded systems and addresses the
challenges of converting audio streams between arbitrary and dynamically varying
sampling rates, driven by independent clock domains. Unlike synchronous convert-
ers, the ASRC ensures seamless interoperability between devices without requiring
physical clock recovery, making it ideal for professional audio environments with
multiple sources.
The solution combines a multi-stage prefiltering approach with a second order poly-
nomial interpolation scheme in the data domain, optimized for resource efficiency.
The design supports most standard audio sampling rates from 44.1 kHz to 384 kHz
(±1%) and achieves low latency (under 2.5 ms) with very low distortion, approxi-
mately −115 dB THD across the 20 Hz–20 kHz bandwidth. Validation was carried
out through simulation and synthesis on a Zynq-7000 SoC platform, demonstrating
compliance with real-time constraints and scalability for multichannel processing.
Questa tesi descrive la progettazione e l’implementazione di un Real-Time Mul-
tichannel Asynchronous Sample Rate Converter (ASRC) per applicazioni
audio digitale ad alta risoluzione. L’architettura proposta, pensata per sistemi em-
bedded basati su FPGA, affronta le sfide legate alla conversione di flussi audio tra
frequenze di campionamento arbitrarie e dinamicamente variabili.
A differenza dei convertitori sincroni, l’ASRC consente l’interoperabilità tra disposi-
tivi senza la necessità di recuperare il clock fisico, risultando ideale in contesti audio
professionali con sorgenti multiple. La soluzione integra un stadio di prefiltraggio
multistadio e sfrutta tecniche di interpolazione polinomiale di secondo ordine nel
dominio dei dati.
L’architettura supporta le principali frequenze di campionamento audio standard
(44,1 kHz – 384 kHz) e garantisce una latenza ridotta (<2,5 ms) con distorsione min-
ima (circa –115 dB THD sull’intera banda audio 20 Hz – 20 kHz). La validazione
è stata condotta tramite simulazione e sintesi su piattaforma SoC Zynq-7000, di-
mostrando conformità ai vincoli real-time e scalabilità multicanale.
Il lavoro è stato realizzato in collaborazione con Merging Technologies, azienda
svizzera specializzata in interfacce audio high-end.
-- english abstract --
This thesis presents the design and implementation of a real-time Multichannel
Sample Rate Converter (ASRC) for high-resolution digital audio applications. The
proposed architecture targets FPGA based embedded systems and addresses the
challenges of converting audio streams between arbitrary and dynamically varying
sampling rates, driven by independent clock domains. Unlike synchronous convert-
ers, the ASRC ensures seamless interoperability between devices without requiring
physical clock recovery, making it ideal for professional audio environments with
multiple sources.
The solution combines a multi-stage prefiltering approach with a second order poly-
nomial interpolation scheme in the data domain, optimized for resource efficiency.
The design supports most standard audio sampling rates from 44.1 kHz to 384 kHz
(±1%) and achieves low latency (under 2.5 ms) with very low distortion, approxi-
mately −115 dB THD across the 20 Hz–20 kHz bandwidth. Validation was carried
out through simulation and synthesis on a Zynq-7000 SoC platform, demonstrating
compliance with real-time constraints and scalability for multichannel processing.
File
| Nome file | Dimensione |
|---|---|
Tesi non consultabile. |
|