logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-11062025-120225


Tipo di tesi
Tesi di laurea magistrale
Autore
MOLLO, LEONARDO
Indirizzo email
l.mollo1@studenti.unipi.it, leonardomollo.li@gmail.com
URN
etd-11062025-120225
Titolo
Implementation and Benchmarking of a Fault-Tolerant Soft GPU-based System-on-Chip on the PolarFire SoC FPGA
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Fanucci, Luca
relatore Ing. Monopoli, Matteo
relatore Ing. Mystkowska, Gabriela
Parole chiave
  • fpga
  • gpgpu
  • gpu@sat
  • icicle kit
  • microchip
  • opencl
  • pfsoc
  • radiation tolerant design
  • softgpu
  • space
  • spazio
Data inizio appello
05/12/2025
Consultabilità
Non consultabile
Data di rilascio
05/12/2095
Riassunto
Con il crescente numero di satelliti che trasmettono enormi quantità di dati, l’elaborazione a bordo è diventata fondamentale. Ingeniars S.r.l. ha sviluppato GPU@SAT, una soft GPU IP per FPGA che combina tecniche di progettazione tolleranti alle radiazioni con l’efficienza delle GPU. Questo consente l’esecuzione di algoritmi di IA a bordo dei satelliti, bilanciando potenza, area e resistenza alle radiazioni per applicazioni spaziali.
L’obiettivo di questa tesi è portare GPU@SAT sulla scheda Microchip Icicle Kit, per estenderne l’applicabilità e dimostrarne la fattibilità su schede di diversi fornitori. Inizialmente, le tecniche di tolleranza alle radiazioni sono adattate per la scheda FPGA PolarFire SoC, rispettando i vincoli delle varie risorse. Viene poi presentata un’analisi innovativa dell’impatto in termini di criticità, potenza e occupazione delle risorse dei componenti principali del design GPU@SAT. Successivamente, associando a ciascun componente una tecnica di mitigazione, viene stimato l’impatto sulle risorse disponibili per valutarne l’applicabilità. Una volta garantita la fattibilità, le nuove tecniche vengono implementate in VHDL. Poiché il divisore hardware attuale di GPU@SAT si basa su primitive Xilinx, viene progettato, implementato in VHDL e integrato un nuovo divisore hardware indipendente dalla scheda. Il SoC viene quindi costruito attorno alla soft GPU per gestire correttamente le connessioni e abilitare la comunicazione con i cinque processori hard-core. SoftConsole viene utilizzato per caricare i kernel compilati nelle memorie della scheda e farli eseguire sui core assegnati. Infine, ne viene verificata la corretta funzionalità e viene svolta una attività di benchmarking, con un confronto dettagliato con l’implementazione Xilinx.


With an increasing number of satellites sending massive data, onboard processing has become essential. Ingeniars S.r.l. developed GPU@SAT, a soft GPU IP for FPGAs, combining radiation-tolerant techniques with GPU efficiency. It enables AI processing onboard satellites, balancing power, area, and radiation resilience for space applications.
The goal of this thesis is to export GPU@SAT onto the Microchip Icicle kit board to extend the applicability of GPU@SAT and demonstrate its feasibility across different vendor boards. First, radiation-tolerant techniques are adapted to fit the PolarFire SoC FPGA within its resource constraints. A novel analysis of the criticality, power, and area impact of the most important GPU@SAT design components is presented. Subsequently, after associating each component with a mitigation technique, the impact on the available resources is estimated to evaluate applicability. Once feasibility is ensured, the novel techniques are implemented in VHDL. Since the current GPU@SAT hardware divider relies on Xilinx primitives, a new board-independent hardware divider is designed, implemented in VHDL, and integrated into the GPU@SAT architecture. Next, the entire SoC is built around the soft GPU to correctly connect the signals and enable communication with the five hard-core processors. SoftConsole is then used to load compiled program kernels into the board's memories to run on the assigned cores. Finally, the correct functionality is tested, and a benchmarking activity is carried out. A comparison of all relevant aspects with the Xilinx implementation is also presented.
File