Tesi etd-10072016-141654 |
Link copiato negli appunti
Tipo di tesi
Tesi di laurea magistrale
URN
etd-10072016-141654
Titolo
Progettazione di un analog front end (A.F.E.) su processo STMicroelectronics BCD8s per lettura di sensori capacitivi
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
.
relatore Prof. Bruschi, Paolo
relatore Ing. Piotto, Massimo
relatore Ing. Del Cesta, Simone
relatore Ing. Piotto, Massimo
relatore Ing. Del Cesta, Simone
Parole chiave
- AFE
- interfacce
- sensori
Data inizio appello
24/11/2016
Consultabilità
Completa
Riassunto (Inglese)
Riassunto (Italiano)
Questa tesi ha come obiettivo la progettazione di un'interfaccia low-power
per sensori capacitivi con uscita modulata in PWM, utilizzando il processo
BCD8s a 0.16um di STMicroelectronics, come ambiente di progettazione
Cadence Virtuoso e come simulatore ELDO della Mentor Graphics.
Il progetto è stato realizzato partendo dall'analisi critica di un'architettura
preesistente studiando la possibilità di ridurne i consumi senza introdurre
peggioramenti della risoluzione.
per sensori capacitivi con uscita modulata in PWM, utilizzando il processo
BCD8s a 0.16um di STMicroelectronics, come ambiente di progettazione
Cadence Virtuoso e come simulatore ELDO della Mentor Graphics.
Il progetto è stato realizzato partendo dall'analisi critica di un'architettura
preesistente studiando la possibilità di ridurne i consumi senza introdurre
peggioramenti della risoluzione.
File
| Nome file | Dimensione |
|---|---|
| Tesi_ria.pdf | 3.81 Mb |
Contatta l’autore |
|