Tesi etd-09302004-181305 |
Link copiato negli appunti
Tipo di tesi
Tesi di laurea vecchio ordinamento
Autore
Campera, Andrea
Indirizzo email
a.campera@tele2.it
URN
etd-09302004-181305
Titolo
Simulazione di gate stack alternativi per applicazioni di logica e memorie non volatili
Dipartimento
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Pellegrini, Bruno
relatore Prof. Iannaccone, Giuseppe
relatore Prof. Iannaccone, Giuseppe
Parole chiave
- gate stack memorie non volatili
Data inizio appello
25/10/2004
Consultabilità
Completa
Riassunto
Studio di gate stack alternativi, in particolare contenenti ossido di afnio e silicato di afnio, per lo studio di MOSFET di dimensioni nanometriche. La seconda parte è invece rivolta allo studio delle memorie a nanocristalli; l'introduzione di un modello fisico dei processi di generazione e ricombinazione cio ha permesso di simulare il comportamento del dot.
File
| Nome file | Dimensione |
|---|---|
| tesi.pdf | 1.54 Mb |
Contatta l’autore |
|