Tesi etd-09092025-133431 |
Link copiato negli appunti
Tipo di tesi
Tesi di laurea magistrale
Autore
MANCARI, LORENZO
URN
etd-09092025-133431
Titolo
Studio di tecniche digitali per la mitigazione di Single Event Effect in applicazioni spaziali: Progettazione e collaudo su piattaforma FPGA di un driver per un convertitore analogico-digitale
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Fanucci, Luca
Parole chiave
- ADC
- applicazioni spaziali
- architetture digitali
- digital architecture
- FPGA
- Kayser S.R.L.
- Libero
- Modelsim
- SEE
- SET
- SEU
- single event effect
- single event effects
- single event transient
- single event upset
- space
- space application
- spazio
- VHDL
Data inizio appello
02/10/2025
Consultabilità
Non consultabile
Data di rilascio
02/10/2028
Riassunto
La presente tesi si focalizza sull’analisi delle principali tecniche di mitigazione dei Single Event Effects (SEE), con particolare attenzione ai fenomeni di Single Event Upset (SEU) e Single Event Transient (SET). Nell’ambito dello studio sono stati ideati e sviluppati in VHDL diversi moduli funzionali digitali per applicazioni spaziali, successivamente sottoposti a simulazione e analisi al fine di valutarne le prestazioni, evidenziandone vantaggi e le criticità.
Tra i moduli progettati è presente anche un driver dedicato al convertitore analogico-digitale “ADC128S102”, il quale è stato verificato mediante un apposito tester, anch’esso sviluppato nel corso del lavoro, e implementato in FPGA sulla scheda “ProASIC3/E Evaluation Board”. Anche per tale modulo è stata condotta un’analisi del comportamento in presenza di SEE, avvalendosi di un sottomodulo specifico per l’iniezione controllata degli eventi nel design.
This thesis focuses on the analysis of the main mitigation techniques for Single Event Effects (SEE), with particular emphasis on Single Event Upset (SEU) and Single Event Transient (SET) phenomena. As part of the study, several digital functional modules for space applications were designed and developed in VHDL, then simulated and analyzed to assess their performance, highlighting both advantages and limitations.
Among the modules designed, a dedicated driver for the analog-to-digital converter “ADC128S102” was also implemented. This driver was verified using a custom tester, developed during the course of the thesis and deployed on an FPGA using the “ProASIC3/E Evaluation Board.” An analysis of the module’s behavior under SEE conditions was also conducted, employing a specific submodule for the controlled injection of such events into the design.
Tra i moduli progettati è presente anche un driver dedicato al convertitore analogico-digitale “ADC128S102”, il quale è stato verificato mediante un apposito tester, anch’esso sviluppato nel corso del lavoro, e implementato in FPGA sulla scheda “ProASIC3/E Evaluation Board”. Anche per tale modulo è stata condotta un’analisi del comportamento in presenza di SEE, avvalendosi di un sottomodulo specifico per l’iniezione controllata degli eventi nel design.
This thesis focuses on the analysis of the main mitigation techniques for Single Event Effects (SEE), with particular emphasis on Single Event Upset (SEU) and Single Event Transient (SET) phenomena. As part of the study, several digital functional modules for space applications were designed and developed in VHDL, then simulated and analyzed to assess their performance, highlighting both advantages and limitations.
Among the modules designed, a dedicated driver for the analog-to-digital converter “ADC128S102” was also implemented. This driver was verified using a custom tester, developed during the course of the thesis and deployed on an FPGA using the “ProASIC3/E Evaluation Board.” An analysis of the module’s behavior under SEE conditions was also conducted, employing a specific submodule for the controlled injection of such events into the design.
File
| Nome file | Dimensione |
|---|---|
La tesi non è consultabile. |
|