logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-09082009-152835


Tipo di tesi
Tesi di laurea specialistica
URN
etd-09082009-152835
Titolo
Realizzazione di un classificatore ad alte prestazioni per architetture di monitoraggio distribuite su piattaforma NetFPGA
Dipartimento
INGEGNERIA
Corso di studi
INGEGNERIA DELLE TELECOMUNICAZIONI
Parole chiave
  • classifier
  • finite automata
  • NetFPGA
  • verilog
Data inizio appello
28/09/2009
Consultabilità
Parziale
Data di rilascio
28/09/2049
Riassunto (Inglese)
Riassunto (Italiano)
In questa tesi viene realizzato un classificatore di traffico che utilizza una tipologia di automi a stati finiti di nuova concezione per rappresentare l’insieme delle regole di classificazione. Il progetto comprende anche un modulo che utilizza le informazioni estratte dal classificatore per generare trame batch. La struttura complessiva può diventare il componente di distribuzione primaria per architetture di monitoraggio del traffico distribuite. La piattaforma hardware usata per l’implementazione è la scheda NetFPGA, un dispositivo ideato dall’università di Stanford per sperimentare nuove funzionalità di rete a velocità di linea. L’FPGA viene programmata col supporto di un linguaggio di descrizione dell’hardware, che in questo caso è il Verilog.
File