ETD

• 2D materials
• AI
• Buffer Layer Graphene
• nanotechnology
• SiC

The increasing demand for high-frequency and high-power electronic devices requires materials with exceptional carrier mobility, pushing conventional silicon-based technology towards its physical scaling limits. Smaller dimensions bring faster carrier transit times and higher operating frequencies, while also enabling greater integration density. The downside lies in the accumulation of defect densities, which increase leakage currents and degrade carrier mobility, ultimately setting a hard limit on further downscaling of in-use devices. Carbon has long been looked at as one of the most promising solutions: Graphene, a 2D layer of carbon atoms, has emerged as a prime candidate in this context for its offering of carrier mobilities orders of magnitude higher than silicon. However, its zero bandgap severely limits its applicability in digital logic, where a finite on/off current ratio is essential. Buffer Layer Graphene (BLG) on silicon carbide (SiC) represents an interesting alternative: its structure is partially covalently bonded between the carbon layer and the SiC substrate, opening a small but finite transport gap on the order of 0.5 eV. This makes it a more suitable platform for transistor applications while retaining many of the exceptional electronic properties of graphene, such as a mobility up to μ = 5500 cm²V⁻¹s⁻¹, which is 3 times greater than in silicon-based devices and a factor of 20 greater than theoretically possible with any other 2D semiconductor investigated to date. The choice of SiC itself as a substrate is highly advantageous because of the vast knowledge of properties and fabrication methods coming from its existing large supply chain, and the possibility of growing Buffer Layer Graphene via thermal decomposition allows avoiding transfer steps of any kind, which would diminish the quality of the conducting layer itself and challenge its scalability.
The synthesis of good-quality Buffer Layer Graphene is however challenging, as it requires careful control over a large number of interdependent growth parameters while avoiding premature decoupling into Monolayer Graphene. Distinguishing between Buffer Layer Graphene and Monolayer Graphene has been its own problem: Atomic Force Microscopy can give local information about height and adhesion to differentiate the two, but cannot be used to evaluate global growth over the whole sample and is more time-consuming, while Raman spectroscopy would be a solution if not for the overlap of the Buffer Layer fingerprint with the underlying SiC spectra, which cover it completely with their stronger Raman response. Simple subtraction of known SiC spectra has proven ineffective, due to the presence of defects or differing acquisition conditions. This problem has been solved by using Spectraformer, a transformer-based architecture capable of generating the whole unmixed SiC spectrum given a region of it (even if mixed with something else), thereby producing the unmixed Buffer Layer Graphene Raman spectra. This vibrational fingerprint is then used to evaluate a Loss value by comparing it with the expected one, and to consequently generate new temperature profile recipes using an Artificial Neural Network (ANN) trained via zero-temperature Metropolis Monte Carlo (MMC). This framework has already proven effective, at least in principle, for conventional graphene growth, though its application to buffer layer graphene remains to be demonstrated.
As a final step, the goal is to measure the hole mobility of the synthesized good-quality Buffer Layer Graphene, in order to assess its viability for future device fabrication. To do so, we will conclude this project with the fabrication of Transfer Length Method (TLM) gated devices. The fabrication process involves electron-beam lithography (EBL) for mask definition, thermal evaporation for metal deposition, Reactive Ion Etching (RIE) for area definition and Atomic Layer Deposition (ALD) for the deposition of the dielectric.
Ultimately, the aim of this work is to achieve a scalable process and to establish Buffer Layer Graphene as a viable platform for future transistor and nanotechnology applications, building a bridge between fundamental materials research and device-oriented engineering.

La crescente domanda di dispositivi elettronici ad alta frequenza e alta potenza richiede materiali con mobilità eccezionali, spingendo la tecnologia convenzionale a base di silicio verso i propri limiti fisici di scalabilità. Dimensioni più piccole comportano tempi di transito dei portatori più rapidi e frequenze operative più elevate, oltre a consentire una maggiore densità di integrazione. Lo svantaggio risiede nell'accumulo di densità di difetti, che aumentano le correnti di dispersione e degradano la mobilità dei portatori, ponendo infine un limite invalicabile all'ulteriore riduzione dimensionale dei dispositivi attualmente in uso. Il carbonio è stato a lungo considerato una delle soluzioni più promettenti: il grafene, uno strato bidimensionale di atomi di carbonio, si è affermato come candidato di primo piano in questo contesto grazie a mobilità dei portatori di ordini di grandezza superiori a quelle del silicio. Tuttavia, il suo gap di banda nullo ne limita fortemente l'applicabilità nella logica digitale, dove è essenziale un rapporto on/off di corrente finito. Il Buffer Layer Graphene (BLG) su carburo di silicio (SiC) rappresenta un'alternativa interessante: la sua struttura presenta un legame parzialmente covalente tra lo strato di carbonio e il substrato di SiC, aprendo un gap di trasporto piccolo ma finito, dell'ordine di 0.5 eV. Questo lo rende una piattaforma più adatta per applicazioni transistoristiche, pur mantenendo molte delle eccezionali proprietà elettroniche del grafene, come una mobilità fino a μ = 5500 cm²V⁻¹s⁻¹, tre volte superiore rispetto ai dispositivi a base di silicio e venti volte superiore rispetto a quanto teoricamente possibile con qualsiasi altro semiconduttore 2D studiato fino ad oggi. La scelta del SiC come substrato è altamente vantaggiosa grazie all'ampia conoscenza delle sue proprietà e dei metodi di fabbricazione, derivante dalla vasta filiera produttiva già esistente, e la possibilità di far crescere il Buffer Layer Graphene tramite decomposizione termica consente di evitare qualsiasi fase di trasferimento, che ne diminuirebbe la qualità dello strato conduttivo stesso e ne comprometterebbe la scalabilità.
La sintesi di Buffer Layer Graphene di buona qualità è tuttavia complessa, poiché richiede un controllo accurato su un ampio numero di parametri di crescita interdipendenti, evitando al contempo un disaccoppiamento prematuro in Monolayer Graphene. Distinguere tra Buffer Layer Graphene e Monolayer Graphene è stato di per sé un problema: la microscopia a forza atomica (AFM) può fornire informazioni locali su altezza e adesione per differenziare i due strati, ma non può essere utilizzata per valutare la crescita globale sull'intero campione ed è più dispendiosa in termini di tempo, mentre la spettroscopia Raman sarebbe una soluzione valida se non fosse per la sovrapposizione dell'impronta spettrale del Buffer Layer con lo spettro del SiC sottostante, che la copre completamente con la sua risposta Raman più intensa. La semplice sottrazione di spettri noti di SiC si è dimostrata inefficace, a causa della presenza di difetti o di condizioni di acquisizione differenti. Questo problema è stato risolto utilizzando Spectraformer, un'architettura basata su transformer in grado di generare l'intero spettro SiC non mescolato a partire da una sua regione (anche se mescolata con altro), producendo così lo spettro Raman del Buffer Layer Graphene privo di componente SiC. Questa impronta vibrazionale viene poi utilizzata per calcolare un valore di Loss confrontandola con quella attesa, e per generare di conseguenza nuove ricette di profilo termico tramite una rete neurale artificiale (ANN) addestrata via Metropolis Monte Carlo a temperatura zero (MMC). Questo framework si è già dimostrato efficace, almeno in linea di principio, per la crescita di grafene convenzionale, sebbene la sua applicazione al buffer layer graphene resti ancora da dimostrare.
Come passo conclusivo, l'obiettivo è misurare la mobilità delle lacune del buffer layer sintetizzato di buona qualità, al fine di valutarne la validità per la futura fabbricazione di dispositivi. A tal fine, concluderemo questo progetto con la fabbricazione di dispositivi gated basati sul Transfer Length Method (TLM). Il processo di fabbricazione prevede litografia a fascio elettronico (EBL) per la definizione delle maschere, evaporazione termica per la deposizione dei metalli, Reactive Ion Etching (RIE) per la definizione delle aree e Atomic Layer Deposition (ALD) per la deposizione del dielettrico.
In definitiva, l'obiettivo di questo lavoro è raggiungere un processo scalabile e affermare il Buffer Layer Graphene come piattaforma valida per future applicazioni transistoristiche e nanotecnologiche, costruendo un ponte tra la ricerca fondamentale sui materiali e l'ingegneria orientata al dispositivo.