• elaborazione di immagini
• immagini radar
• ottimizzazione delle immagini radar
• passaggi a livello
• piattaforma FPGA
• RADAR
• sensore
• VHDL

Il presente lavoro di tesi si inserisce all'interno del progetto denominato ''SIMPLE'' (Sicurezza ferroviaria e Infrastruttura per la Mobilità applicate ai Passaggi a LivEllo) realizzato dall'azienda IDS.
Per gli scopi prefissi l'azienda si avvale di sensori radar RSR (Railway Surveillance Radar) installati in prossimità di cavalcavia e passaggi a livello al fine di ottenere una gestione integrata e sicura degli stessi. Le funzionalità che permettono al sensore di comunicare con l'esterno, di effettuare il processing delle immagini radar prelevate dai sensori e di eseguire le procedure di diagnostica dell'intero sistema sono implementate su un'FPGA Virtex-6 XC6VSX315T-1FFG1156I. La realizzazione originale del sistema richiede circa il 90\% delle risorse logiche disponibili sull'FPGA e ciò comporta numerosi inconvenienti, non da ultimo l'impossibilità di aggiungere nuove funzionalità al sistema.
Scopo del lavoro è quello di progettare un sistema per la detezione di ostacoli fissi all'interno della zona di osservazione del sensore equivalente dal punto di vista della risposta a quello già presente nell'architettura originale, ma in grado di richiedere un minor numero di risorse logiche per la sua implementazione sull'FPGA di destinazione.