ETD

Archivio digitale delle tesi discusse presso l'Università di Pisa

Tesi etd-06192016-120634


Tipo di tesi
Tesi di laurea magistrale
Autore
BRAHIMAJ, ENEJDA
URN
etd-06192016-120634
Titolo
Implementazione su FPGA di un sistema per la regolazione delle impostazioni video di monitor LCD
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Baronti, Federico
tutor Ing. Caputo, Pierluigi
Parole chiave
  • monitor
  • luminosità
  • interfaccia grafica
  • contrasto
  • regolazione delle impostazioni video
  • monitor LCD
Data inizio appello
22/07/2016
Consultabilità
Non consultabile
Data di rilascio
22/07/2086
Riassunto
La tesi in esame è stata sviluppata presso l’azienda Oto Melara, con sede a La Spezia, e ha come scopo la realizzazione di un menù OSD (On Screen Display) per la calibrazione di un display LCD.
Nei display utilizzati in molti sistemi è frequente l’implementazione di una interfaccia On Screen Display (OSD) che permetta all’operatore di agire sul flusso video modificandone alcuni attributi e applicando filtraggi. Questo progetto si basa sullo sviluppo di una interfaccia OSD interamente in VHDL utilizzando una FPGA Altera e l’ambiente di sviluppo Quartus II.
Il vantaggio di realizzare l’intero progetto internamente all’FPGA consiste nello svincolarci dalle schede COTS (commerciali), che si basano su componenti ASIC che, nonostante permettano di contenere i costi di sviluppo e manutenzione, soffrono di problemi di obsolescenza e hanno una durata della vita (circa 6 mesi) non adatta alle esigenze dell’azienda, che vorrebbe utilizzare prodotti che hanno una durata della vita di un paio di anni.
File