logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-05302018-110956


Tipo di tesi
Tesi di laurea magistrale
Autore
VALENTE, GIORGIO
URN
etd-05302018-110956
Titolo
Progetto di un circuito adattivo per la cancellazione dell'offset ripple in amplificatori da strumentazione CMOS
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Bruschi, Paolo
tutor Prof. Piotto, Massimo
tutor Ing. Del Cesta, Simone
Parole chiave
  • cmos
  • in-amp
  • offset reduction
Data inizio appello
22/06/2018
Consultabilità
Non consultabile
Data di rilascio
22/06/2088
Riassunto
Al giorno d'oggi la richiesta di sistemi elettronici in grado di interagire con l'ambiente che ci circonda è in forte espansione. A seconda dell'applicazione presa in esame, la complessità del sistema elettronico può aumentare, spostando le specifiche verso l'interfacciamento con un elevato numero di sensori e una riduzione del consumo di potenza e area, senza però compromettere le prestazioni generali. Gli ambiti in cui è richiesta la presenza di un sistema elettronico sono molteplici, e ognuno di essi ha specifiche ben delineate: questo rende la progettazione del sistema molto complessa.
File