Tesi etd-05152007-155748 |
Link copiato negli appunti
Tipo di tesi
Tesi di laurea specialistica
Autore
Lazzeri, Andrea
URN
etd-05152007-155748
Titolo
Studio e progetto di un contatore multicanale configurabile ad alte prestazioni basato su piattaforma FPGA/DSP
Dipartimento
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
Relatore Saletti, Roberto
Relatore Baronti, Federico
Relatore Prof. Roncella, Roberto
Relatore Baronti, Federico
Relatore Prof. Roncella, Roberto
Parole chiave
- counter array
- IEEE 1394
- real-time processing
- Xilinx Virtex II
- Orsys C6713Compact
- Texas Instruments C6713
Data inizio appello
07/06/2007
Consultabilità
Completa
Riassunto
Nell'ambito del progetto di ricerca COFIN-PRIN "Development of Monolithic Photon-Counter Arrays for Transient High-Energy Phenomena and Adaptive Optics in Astrophysics" avviato nel 2003, il Dipartimento di Ingegneria dell'Informazione dell'Università di Pisa ha sviluppato un contatore multicanale a 60 canali, capace di raggiungere una finestra minima di integrazione di 20 µs con una profondità di conteggio di 16 b, di 10 µs con una profondità di 8 b, e in grado di elaborare i risultati di conteggio in tempo reale. Inoltre, per contenere i costi e i tempi di implementazione, il sistema è stato realizzato utilizzando una scheda di sviluppo commerciale, basata su piattaforma FPGA/DSP.<br><br>
Lo scopo di questa tesi è stato quello di sfruttare al meglio le risorse disponibili su tale scheda per migliorare quanto possibile le prestazioni del sistema, cercando di raggiungere quelle dei migliori contatori multicanale presenti attualmente sul mercato.<br><br>
A tal fine, è stato sviluppato un modello teorico che consente l'analisi delle prestazioni in funzione della profondità di conteggio; sono state determinate le ipotesi da verificare per ottenere un generale miglioramento delle prestazioni rendendo variabile tale profondità; è stata completamente riprogettata l'FPGA ed è stato ottimizzato il firmware del DSP in modo non solo da consentire una profondità variabile e verificare le ipotesi determinate precedentemente, ma anche da massimizzare il numero dei canali.<br><br>
Si è ottenuto di conseguenza un nuovo contatore a 64 canali, capace di raggiungere una finestra minima di integrazione di 14 µs con una profondità di conteggio di 16 b, di 8 µs con una profondità di 8 b e, ovviamente, ancora in grado di elaborare i risultati in tempo reale. Inoltre, l'utente può scegliere anche una nuova profondità di 23 b, con cui è possibile raggiungere una finestra minima di 24 µs.
Lo scopo di questa tesi è stato quello di sfruttare al meglio le risorse disponibili su tale scheda per migliorare quanto possibile le prestazioni del sistema, cercando di raggiungere quelle dei migliori contatori multicanale presenti attualmente sul mercato.<br><br>
A tal fine, è stato sviluppato un modello teorico che consente l'analisi delle prestazioni in funzione della profondità di conteggio; sono state determinate le ipotesi da verificare per ottenere un generale miglioramento delle prestazioni rendendo variabile tale profondità; è stata completamente riprogettata l'FPGA ed è stato ottimizzato il firmware del DSP in modo non solo da consentire una profondità variabile e verificare le ipotesi determinate precedentemente, ma anche da massimizzare il numero dei canali.<br><br>
Si è ottenuto di conseguenza un nuovo contatore a 64 canali, capace di raggiungere una finestra minima di integrazione di 14 µs con una profondità di conteggio di 16 b, di 8 µs con una profondità di 8 b e, ovviamente, ancora in grado di elaborare i risultati in tempo reale. Inoltre, l'utente può scegliere anche una nuova profondità di 23 b, con cui è possibile raggiungere una finestra minima di 24 µs.
File
Nome file | Dimensione |
---|---|
Tesi.pdf | 1.16 Mb |
Contatta l’autore |