logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-04172012-004635


Tipo di tesi
Tesi di laurea specialistica
Autore
RAFFAELLI, SAMUELE
Indirizzo email
worsethanu@gmail.com
URN
etd-04172012-004635
Titolo
Progettazione VLSI della logica di controllo di un decodificatore di canale flessibile e multi-standard
Dipartimento
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Rovini, Massimo
relatore Prof. Fanucci, Luca
Parole chiave
  • 3GPP
  • decoder
  • decodificatore flessibile
  • DVB
  • FEC
  • LDPC
  • Turbo
  • Wi-Fi
  • WiMAX
Data inizio appello
04/05/2012
Consultabilità
Parziale
Data di rilascio
04/05/2052
Riassunto
In questo lavoro di tesi, ci si è concentrati sulla progettazione della logica di controllo di un decodificatore di canale flessibile e multi-standard per il supporto di codici Turbo ed LDPC. Il lavoro ha compreso:

Esplorazione del paradigma di decodifica flessibile a livello algoritmico
Analisi critica di una architettura per il processing delle metriche di affiabilità
Ottimizzazione degli aspetti progettuali pregressi
Definizione della logica di controllo globale

L'architettura descritta in VHDL, è stata verificata e sintetizzata su tecnologia CMOS standard cell a 45 nm.
File