• Delta
• low
• Modulatore
• Sigma
• ultra
• voltage

Obiettivo di questo lavoro di tesi è la progettazione di un modulatore Delta-Sigma che
possa lavorare con tensioni di alimentazione estremamente basse, compatibili con
sorgenti di energia basate sull’harvesting. Dopo un’analisi ad alto livello in python
della struttura, lo sviluppo è continuato in ambiente Virtuoso di Cadence, per la
realizzazione elettrica di ogni blocco; in particolare, è stato fatto uso di amplificatori
inverter-like, poiché estremamente compatti e adatti a lavorare con le minime
tensioni di alimentazione. Per mitigare i problemi di offset e rumore
flicker che caratterizzano i dispositivi CMOS si è fatto uso di un originale
integratore switched capacitors a due stadi; inoltre, è stata impiegata una tecnica
di boost dei clock per migliorare le prestazioni degli interruttori. Infine, sono
state effettuate simulazioni con il programma Spectre (Cadence) per la verifica del
corretto comportamento di ogni blocco, dell’intero modulatore e per la sua caratterizzazione.
L’elaborazione della bitstream in uscita dal comparatore è avvenuta
mediante un filtro CIC realizzato via software in python. L’analisi dei risultati
ha indicato chiaramente che la riduzione delle tensioni di alimentazione presenta
come aspetti più critici la riduzione della massima frequenza di campionamento e
l’insorgenza di non linearità, localizzate soprattutto agli estremi del range. È stata
comunque dimostrata la possibilità di ottenere circa 9 bit efficaci di risoluzione con
una tensione di alimentazione di 300 mV ad una frequenza di campionamento di
32 kHz.