ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-04052011-131504

Tipo di tesi

Tesi di laurea vecchio ordinamento

URN

etd-04052011-131504

Titolo

Progetto e realizzazione di un traduttore per il linguaggio EDIF orientato a sistemi FPGA

Dipartimento

INGEGNERIA

Corso di studi

INGEGNERIA INFORMATICA

Parole chiave

bison
edif
flex
fpga
parser
traduttore
xilix

Data inizio appello

12/05/2011

Consultabilità

Completa

Riassunto (Inglese)

Riassunto (Italiano)

Realizzazione di un tool che traduce il linguaggio EDIF, utilizzato per la descrizione di circuiti elettronici, in un linguaggio compatto e intuitivo. Sono stati utilizzati i tool Bison e Flex per l'implementazione dell'analisi sintattica del linguaggio. E' stato utilizzato il tool ISE di Xilix per generare le netlist e i file EDIF studiati. I metodi del traduttore sono stati realizzati in C.

File

Nome file	Dimensione
Tesi_MI.pdf	1.74 Mb
Contatta l’autore