logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-03262024-144758


Tipo di tesi
Tesi di laurea magistrale
Autore
HOURIYA, SIMONE
URN
etd-03262024-144758
Titolo
Progettazione di un amplificatore operazionale CMOS a bassa tensione di alimentazione e basso consumo di potenza per la lettura di celle elettrochimiche.
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Bruschi, Paolo
Parole chiave
  • celle elettrochimiche
  • electrochemical cell
  • low power
  • low voltage
  • multistadio
  • multistage
  • opamp
  • wearable
Data inizio appello
17/04/2024
Consultabilità
Non consultabile
Data di rilascio
17/04/2094
Riassunto
Questa tesi si propone di implementare un amplificatore multistadio per applicazioni ULV (Ultra Low Voltage) impiegato in un’interfaccia per sensori elettrochimici in due configurazioni differenti: la prima configurazione realizza un Power Amplifier (PA) e la seconda un Transimpedance Amplifier (TIA). L'amplificatore è destinato a integrarsi nel sistema di sensori chimici ideato e creato dall'Instituto de Microelectrónica de Barcelona–Centro Nacional de Microelectrónica (IMB-CNM), in collaborazione con il Dipartimento di Ingegneria dell’Informazione dell’Università di Pisa e con l'azienda STMicroelectronics (STM).
L'obiettivo della tesi è sviluppare blocchi circuitali innovativi per applicazioni ULV compatibili con sistemi energicamente autonomi privi di batterie. Le specifiche di progetto sono particolarmente impegnative, richiedendo una tensione di alimentazione di 0.9 V e una corrente totale dell'amplificatore inferiore a 5 uA. Affrontare queste sfide è reso ancor più complesso dalla necessità di garantire una dinamica di ingresso/uscita rail-to-rail, specialmente considerando che il processo tecnologico utilizzato presenta una tensione di soglia dei transistor poco inferiore alla tensione di alimentazione. Contestualmente, è richiesta un'elevata amplificazione superiore a 100 dB; inoltre, l'offset deve essere inferiore a 1 mV e si richiede anche l'implementazione di uno stadio di uscita in classe AB.
Per l’implementazione dell’amplificatore è stata scelta un’architettura a tre stadi. Per quanto riguarda lo stadio di ingresso, sono state studiate, analizzate e simulate tre configurazioni diverse:
• Amplificatore folded cascode a larga dinamica di ingresso;
• Amplificatore folded cascode con controllo del Gm;
• Amplificatore folded cascode con controllo master-slave delle coppie differenziali.
La terza configurazione rappresenta anche l'architettura definitiva per lo stadio di ingresso, introducendo un’innovativa tecnica di controllo del modo comune che sfrutta una particolare retroazione.
In merito allo stadio di uscita, è stata implementata sia la configurazione che garantisce la realizzazione di una classe A, sia lo schema che implementa una classe AB. Successivamente, in entrambe le configurazioni dello stadio di uscita, sono state realizzate quattro diverse tipologie di compensazione dell’amplificatore. Ciò è stato fatto al fine di analizzare e gestire il trade-off tra stabilità, prodotto guadagno banda (PGB) e area occupata su silicio.
Il progetto di tesi ha conseguito risultati significativi, inclusi un guadagno in continua di circa 160 dB e una dinamica rail-to-rail sia per l'ingresso sia per l'uscita. Inoltre, la transconduttanza delle coppie differenziali dello stadio di ingresso è costante e massima nel range di tensione di ingresso tra 250 mV e 650 mV e questo è stato ottenuto attraverso l'implementazione dell'originale tecnica di controllo del modo comune. I risultati ottenuti, considerando le specifiche stringenti dettate dall’applicazione dell’amplificatore nei sistemi wearable e le caratteristiche peculiari della tecnologia, sono da considerarsi molto promettenti in quanto è stata raggiunta la conformità di tutte le specifiche imposte dai parametri di progetto.
File