Tesi etd-03242025-163020 |
Link copiato negli appunti
Tipo di tesi
Tesi di laurea magistrale
Autore
SASSANO, MARIO FELICE
URN
etd-03242025-163020
Titolo
Progettazione di un rilevatore d'inviluppo integrato in tecnologia UMC-0.18 µm-CMOS per applicazione Power Line Communication.
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Piotto, Massimo
relatore Bruschi, Paolo
relatore Bruschi, Paolo
Parole chiave
- battery management system
- bms
- envelope detector
- integrated circuit
- plc
- power line communication
- Schmitt trigger
Data inizio appello
14/04/2025
Consultabilità
Non consultabile
Data di rilascio
14/04/2095
Riassunto
Il presente lavoro di tesi si è occupato della realizzazione di un sistema di ricezione per applicazione Power Line Communication (PLC). Più nello specifico, l’obbiettivo è stato quello di progettare la parte finale del sistema di ricezione: il rivelatore d’inviluppo e il trigger di Schmitt. Questi circuiti sono stati ottimizzati per demodulare segnali modulati in ampiezza (OOK – On-Off Keying), una tecnica comunemente utilizzata nei sistemi PLC per la sua semplicità e affidabilità. L’obbiettivo di questa tesi è sviluppare un prototipo integrato che possa essere testato su un numero limitato di celle. Il presente lavoro di tesi si è occupato della progettazione e validazione del rivelatore d’inviluppo e del trigger di Schmitt, avvenute attraverso le simulazioni elettriche effettuate nell'ambiente Cadence Virtuoso utilizzando i modelli di dispositivo del processo UMC-0.18 µm-CMOS.
This thesis work focused on the development of a reception system for Power Line Communication (PLC) applications. More specifically, the objective was to design the final part of the reception system: the envelope detector and the Schmitt trigger. These circuits were optimized to demodulate amplitude-modulated signals (OOK – On-Off Keying), a technique commonly used in PLC systems for its simplicity and reliability. The objective of this thesis is to develop an integrated prototype that can be tested on a limited number of cells. This thesis work involved the design and validation of the envelope detector and Schmitt trigger, carried out through electrical simulations performed in the Cadence Virtuoso environment using the device models of the UMC-0.18 µm-CMOS process.
This thesis work focused on the development of a reception system for Power Line Communication (PLC) applications. More specifically, the objective was to design the final part of the reception system: the envelope detector and the Schmitt trigger. These circuits were optimized to demodulate amplitude-modulated signals (OOK – On-Off Keying), a technique commonly used in PLC systems for its simplicity and reliability. The objective of this thesis is to develop an integrated prototype that can be tested on a limited number of cells. This thesis work involved the design and validation of the envelope detector and Schmitt trigger, carried out through electrical simulations performed in the Cadence Virtuoso environment using the device models of the UMC-0.18 µm-CMOS process.
File
Nome file | Dimensione |
---|---|
La tesi non è consultabile. |