Tesi etd-03172026-204552 |
Link copiato negli appunti
Tipo di tesi
Tesi di laurea magistrale
Autore
PICCHI, ANDREA
URN
etd-03172026-204552
Titolo
Realizzazione di un sistema di readout per il detector SAND.
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Saletti, Roberto
co-supervisore Ing. Tintori, Carlo
co-supervisore Ing. Tintori, Carlo
Parole chiave
- DUNE
- FPGA
- HDL
- PCB
- PMT
- QTDC
- SAND
Data inizio appello
15/04/2026
Consultabilità
Non consultabile
Data di rilascio
15/04/2096
Riassunto (Inglese)
Riassunto (Italiano)
Il presente elaborato descrive la progettazione e la caratterizzazione di un prototipo di QTDC (Charge and Time to Digital Converter), un sistema di acquisizione dati sviluppato per soddisfare i requisiti del detector SAND (System for on-Axis Neutrino Detection), facente parte dell’esperimento DUNE (Deep Underground Neutrino Experiment).
SAND richiede un sistema di readout ad alte prestazioni, capace di misurare con precisione, sia dal punto di vista della carica sia dal punto di vista temporale, le uscite dei 5000 PMT che lo costituiscono. Tali specifiche non trovano piena soddisfazione nelle soluzioni commerciali esistenti, rendendo necessario lo sviluppo di un sistema dedicato.
Nell'elaborato viene dunque presentata, in primo luogo, un'analisi comparativa delle architetture di acquisizione già disponibili, evidenziandone le limitazioni nel contesto applicativo del detector. Sulla base di questa analisi, si definiscono le specifiche funzionali del prototipo e se ne descrive l’implementazione hardware, con particolare attenzione alla catena analogica di front-end e alle scelte progettuali adottate. Il cuore del sistema è un'architettura digitale implementata su FPGA Xilinx Artix-7, descritta in VHDL, la quale raccoglie i dati dal front-end, li elabora e li rende disponibili al software di acquisizione.
Vengono infine presentati i risultati delle misure sperimentali, verificando la conformità della scheda alle specifiche di SAND.
SAND richiede un sistema di readout ad alte prestazioni, capace di misurare con precisione, sia dal punto di vista della carica sia dal punto di vista temporale, le uscite dei 5000 PMT che lo costituiscono. Tali specifiche non trovano piena soddisfazione nelle soluzioni commerciali esistenti, rendendo necessario lo sviluppo di un sistema dedicato.
Nell'elaborato viene dunque presentata, in primo luogo, un'analisi comparativa delle architetture di acquisizione già disponibili, evidenziandone le limitazioni nel contesto applicativo del detector. Sulla base di questa analisi, si definiscono le specifiche funzionali del prototipo e se ne descrive l’implementazione hardware, con particolare attenzione alla catena analogica di front-end e alle scelte progettuali adottate. Il cuore del sistema è un'architettura digitale implementata su FPGA Xilinx Artix-7, descritta in VHDL, la quale raccoglie i dati dal front-end, li elabora e li rende disponibili al software di acquisizione.
Vengono infine presentati i risultati delle misure sperimentali, verificando la conformità della scheda alle specifiche di SAND.
File
| Nome file | Dimensione |
|---|---|
La tesi non è consultabile. |
|