ETD

• characterization
• design
• FPGA
• GPU@SAT
• NanoXplore
• NG-Ultra
• rad-hard

The growing demand for computing power in the space sector requires solutions that overcome the performance limits of traditional radiation-hardened (Rad-Hard) technologies. This thesis presents the porting, integration, and validation of the GPU@SAT soft-core architecture on the NanoXplore NG-ULTRA platform, a next-generation Rad-Hard SoC-FPGA equipped with an ARM Cortex-R52 processor.
The project is based on a complex hardware/software co-design to interface the 32-bit GPU with the NG-ULTRA's 128-bit AXI system bus. On the hardware side, a custom VHDL architecture was developed, including AXI Downsizer/Upsizer modules for bandwidth adaptation and PLL-based clock distribution networks. On the software side, the Hardware Abstraction Layer (HAL) and bare-metal drivers were adapted to the ARM architecture, implementing mechanisms for cache coherence management between the CPU and eFPGA, deterministic DDR memory allocation, and the use of memory barriers.
Hardware validation followed an incremental approach, moving from the execution of basic kernels (vector addition) to complex algorithms (2D convolution), utilizing the NXscope logic analyzer for debugging.
The results confirm the successful integration, demonstrating the feasibility of using parallel soft-core accelerators on Rad-Hard SoC-FPGAs. This work provides a replicable reference design for future space data processing systems, combining high performance, reconfigurability, and radiation tolerance.

La crescente domanda di potenza di calcolo nel settore spaziale richiede soluzioni che superino i limiti prestazionali delle tradizionali tecnologie resistenti alle radiazioni (Rad-Hard). Questa tesi presenta il porting, l'integrazione e la validazione dell'architettura soft-core GPU@SAT sulla piattaforma NanoXplore NG-ULTRA, un SoC-FPGA Rad-Hard di ultima generazione dotato di processore ARM Cortex-R52.
Il progetto si basa su un complesso co-design hardware/software per interfacciare la GPU a 32 bit con il bus AXI a 128 bit del sistema NG-ULTRA. Lato hardware, è stata sviluppata un'architettura VHDL custom comprendente sistemi di AXI Downsizer/Upsizer per l'adattamento della banda e reti di distribuzione del clock basate su PLL. Lato software, l'Hardware Abstraction Layer (HAL) e i driver bare-metal sono stati riadattati all'architettura ARM, implementando meccanismi per la gestione della coerenza di cache tra CPU ed eFPGA, l'allocazione deterministica in memoria DDR e l'uso di memory barriers.
La validazione hardware è stata condotta con un approccio incrementale, passando dall'esecuzione di kernel basilari (somma vettoriale) ad algoritmi complessi (convoluzione 2D), utilizzando l'analizzatore logico NXscope per il debug.
I risultati confermano il pieno successo dell'integrazione, dimostrando la fattibilità dell'uso di acceleratori soft-core paralleli su SoC-FPGA Rad-Hard. Il lavoro offre un design di riferimento replicabile per futuri sistemi di elaborazione spaziali, unendo alte prestazioni, riconfigurabilità e tolleranza alle radiazioni.