logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-03102016-133214


Tipo di tesi
Tesi di laurea magistrale
Autore
MATTALIANO, CARLO
URN
etd-03102016-133214
Titolo
Design and verification of an inductorless dcdc converter for 48v automotive applications in 350 nm CMOS technology: focusing on isolation and step down stages
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Fanucci, Luca
relatore Prof. Saponara, Sergio
Parole chiave
  • DCDC converter
  • inductorless
  • switched capacitors
Data inizio appello
06/05/2016
Consultabilità
Non consultabile
Data di rilascio
06/05/2086
Riassunto
Il presente lavoro è parte del progetto europeo ATHENIS 3D. In questa tesi è stato progettato e verificato un convertitore per il nuovo standard automotive a 48V. Il progetto è stato sviluppato in modo da consentire un’integrazione di tipo 3D, anche grazie all’impiego delle tecnologie Through Silicon Vias e Wafer Level Packaging. Durante la fase di studio preliminare è stata trovata la configurazione di sistema migliore per la realizzazione del chip di test, considerando le attuali limitazioni fisiche dettate dalla tecnologia. Particolare attenzione è stata data a due stadi che compongono il convertitore, i cui compiti sono rispettivamente: garantire l’isolamento galvanico e implementare una conversione di tipo step-down. Tutte le fasi di progetto che includono: design concept, schematic level e layout sono state sviluppate grazie all’uso di Cadence Virtuoso e alla tecnologia ams HV CMOS a 350nm. Infine sono stati messi a confronto i risultati ideali e sperimentali, in modo da valutare l’impatto della soluzione sull’attuale stato dell’arte.

This work is part of the ATHENIS 3D European project. In this thesis an inductor-less DCDC converter for new 48V automotive standard has been designed and verified. The design has been oriented to allow the 3D integration by using Through Silicon Vias and Wafer Level Packaging technologies. During modelling phase the best system’s configuration for the test chip design has been chosen, respecting actual physical limitations. Particular focusing has been given to two stages which aims are respectively: to ensure the galvanic insulation and to do a step down conversion. All development’s phases of this project, including: design concept, schematic level and layout, have been implemented using Cadence Virtuoso through ams HV 350nm CMOS technology. Finally, to evaluate the impact of results, ideal and experimental results have been compared with the actual state of art.
File