Tesi etd-02072026-183835 |
Link copiato negli appunti
Tipo di tesi
Tesi di laurea magistrale
Autore
BERNINI, MATTIA
URN
etd-02072026-183835
Titolo
Analysis and Full-Custom Design of an Integrated True-Random-Number Generator for Embedded Security Applications
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Rossi, Daniele
relatore Prof. Saponara, Sergio
relatore Ing. Ria, Andrea
relatore Prof. Saponara, Sergio
relatore Ing. Ria, Andrea
Parole chiave
- Collasso periodico
- FiRO/GaRO
- GF12 nm FinFET
- Oscillatori caotici
- Primitive hardware di sicurezza
- Sicurezza IoT
- TRNG
Data inizio appello
27/02/2026
Consultabilità
Non consultabile
Data di rilascio
27/02/2096
Riassunto (Inglese)
Riassunto (Italiano)
This work proposes high-performance chaos-based TRNGs (FiRO, GaRO, FiGaRO) for resource-limited IoT nodes. Developed within a GF 12nm LP+ FinFET technology, it introduces a systematic sizing strategy to prevent periodic collapse. Cadence Virtuoso simulations demonstrate a near-ideal Shannon entropy of 0.9991 at 500 MHz. This standalone entropy source significantly reduces hardware overhead and costs, providing a robust security primitive that meets the stringent power and area requirements of integrated IoT systems.
Questo lavoro propone TRNG basati sul caos (FiRO, GaRO, FiGaRO) per nodi IoT a risorse limitate. Sviluppato attraverso una tecnologia GF 12nm LP+ FinFet, introduce una strategia di dimensionamento sistematica per prevenire il collasso periodico. Le simulazioni in Cadence Virtuoso mostrano un'entropia di Shannon quasi ideale di 0,9991 a 500 MHz. Questa sorgente standalone riduce significativamente hardware overhead e costi, fornendo una primitiva di sicurezza robusta che soddisfa i rigorosi requisiti di area e potenza dei sistemi IoT integrati.
Questo lavoro propone TRNG basati sul caos (FiRO, GaRO, FiGaRO) per nodi IoT a risorse limitate. Sviluppato attraverso una tecnologia GF 12nm LP+ FinFet, introduce una strategia di dimensionamento sistematica per prevenire il collasso periodico. Le simulazioni in Cadence Virtuoso mostrano un'entropia di Shannon quasi ideale di 0,9991 a 500 MHz. Questa sorgente standalone riduce significativamente hardware overhead e costi, fornendo una primitiva di sicurezza robusta che soddisfa i rigorosi requisiti di area e potenza dei sistemi IoT integrati.
File
| Nome file | Dimensione |
|---|---|
La tesi non è consultabile. |
|