ETD system

Electronic theses and dissertations repository

 

Tesi etd-12022003-130812


Thesis type
Tesi di laurea vecchio ordinamento
Author
Grechi, Simone
email address
simone.79@tiscali.it
URN
etd-12022003-130812
Title
PROGETTAZIONE LOGICA E DEFINIZIONE DI PROTOCOLLI E POLITICHE PER LE CACHES D-NUCA TRIANGOLARI
Struttura
INGEGNERIA
Corso di studi
INGEGNERIA INFORMATICA
Commissione
relatore Prof. Prete, Cosimo Antonio
Parole chiave
  • PRESTAZIONI
  • MAPPING
  • TRIANGOLARE
  • TD-NUCA
  • L2
  • CACHE
  • RISPARMIO
Data inizio appello
18/12/2003;
Consultabilità
completa
Riassunto analitico
Gli odierni processori per sistemi ad alte prestazioni incorporano caches di dimensioni sempre crescenti. Ad esempio l’Alpha 21364 ha 1.75MB di L2, l’HP PA-8700 contiene 2.25MB di cache unificata e l’Itanium2 prevede 3MB di cache L3. Dato che la cache L2 occupa circa la metà dell’area di silicio del chip (il 30% nell’Alpha 21264, il 60% nello StrongARM), è facile capire come questo componente incida non poco sul costo dell’intero processore e sulle sue prestazioni.<br><br>In questo lavoro di tesi saranno valutati differenti progetti di architetture di cache con l’obbiettivo di migliorarne le prestazioni in termini di tempi di accesso, capacità, costo e risparmio energetico. In particolare sarà presentata una architettura di memoria cache con tempo di accesso che è funzione degli indirizzi dei dati e su questa saranno costruite alcune varianti sempre con riguardo alle relative prestazioni. Inoltre per ogni configurazione presentata saranno fatte varie prove di test in modo da validare il progetto e renderlo credibile.
File