• BCI
• EEG
• CPU
• GPU
• FPGA

La Tesi prevedeva la progettazione e realizzazione dell'inferenza di un algoritmo di CNN su dispositivo FPGA, GPU e CPU, quantificando le prestazioni in termini di tempo d'inferenza e potenza richiesta. L'architettura della CNN è specifica per l'elaborazione di segnali prelevati tramite Elettroencefalogramma. L'esecuzione di tale algoritmo, infatti, è volta a classificare paradigmi di Motor Imagery dall'attività elettrica dell'encefalo in sistemi di tipo Brain-Computer-Interface.
In particolare sono stati utilizzati per l'inferenza la scheda ZU7EV della Xilinx e la Jetson Nano di NVIDIA. Per l'implementazione della rete su dispositivo FPGA è stato utilizzato il framework FPG-AI, il quale è stato progettato presso il Dipartimento di Ingegneria dell'Informazione dell'Università di Pisa.
La fase finale del progetto prevedeva l'analisi comparativa delle prestazioni nell'ottica di analizzare quali fossero i vantaggi e svantaggi che ciascuna gamma di dispostivi aveva in un contesto BCI.