ETD system

Electronic theses and dissertations repository

 

Tesi etd-09302004-181305


Thesis type
Tesi di laurea vecchio ordinamento
Author
Campera, Andrea
email address
a.campera@tele2.it
URN
etd-09302004-181305
Title
Simulazione di gate stack alternativi per applicazioni di logica e memorie non volatili
Struttura
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Commissione
relatore Prof. Pellegrini, Bruno
relatore Prof. Iannaccone, Giuseppe
Parole chiave
  • gate stack memorie non volatili
Data inizio appello
25/10/2004;
Consultabilità
completa
Riassunto analitico
Studio di gate stack alternativi, in particolare contenenti ossido di afnio e silicato di afnio, per lo studio di MOSFET di dimensioni nanometriche. La seconda parte è invece rivolta allo studio delle memorie a nanocristalli; l'introduzione di un modello fisico dei processi di generazione e ricombinazione cio ha permesso di simulare il comportamento del dot.
File