ETD

Digital archive of theses discussed at the University of Pisa

 

Thesis etd-09302004-181305

Link copiato negli appunti
Thesis type
Tesi di laurea vecchio ordinamento
Author
Campera, Andrea
email address
a.campera@tele2.it
URN
etd-09302004-181305
Thesis title
Simulazione di gate stack alternativi per applicazioni di logica e memorie non volatili
Department
INGEGNERIA
Course of study
INGEGNERIA ELETTRONICA
Supervisors
relatore Prof. Pellegrini, Bruno
relatore Prof. Iannaccone, Giuseppe
Keywords
  • gate stack memorie non volatili
Graduation session start date
25/10/2004
Availability
Full
Summary
Studio di gate stack alternativi, in particolare contenenti ossido di afnio e silicato di afnio, per lo studio di MOSFET di dimensioni nanometriche. La seconda parte è invece rivolta allo studio delle memorie a nanocristalli; l'introduzione di un modello fisico dei processi di generazione e ricombinazione cio ha permesso di simulare il comportamento del dot.
File
Nome file Dimensione
tesi.pdf 1.54 Mb
Contatta l’autore