ETD system

Electronic theses and dissertations repository

 

Tesi etd-09052008-101859


Thesis type
Tesi di laurea specialistica
Author
CUCCHI, FRANCESCA
URN
etd-09052008-101859
Title
Progetto di un moltiplicatore a larga banda in tecnologia CMOS
Struttura
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Commissione
Relatore Prof. Bruschi, Paolo
Relatore Dei, Michele
Parole chiave
  • larga banda
  • moltiplicatore analogico CMOS
  • progettazione di circuiti analogici lineari
Data inizio appello
30/09/2008;
Consultabilità
completa
Riassunto analitico
Il moltiplicatore analogico è un blocco su cui recentemente è stato posto numeroso interesse. Questo a causa di un suo possibile uso, oltre che in applicazioni tipiche, come il trattamento dei segnali a radiofrequenza, anche in applicazioni innovative come reti neurali o filtri FIR, in cui la crescente complessità computazionale e la contemporanea richiesta di integrazione e basso consumo di potenza ha portato alla ricerca di soluzioni alternative rispetto ai filtri digitali, non in grado di soddisfare entrambi i requisiti.<br>Gli svantaggi della soluzione analogica, che spingono verso l’uso, dove possibile, di soluzioni digitali, sono la ridotta precisione, la presenza di offset, la ridotta immunità ai disturbi e la banda non sempre elevata.<br>Gli sforzi della progettazione di moltiplicatori analogici sono mirati quindi a cercare di minimizzare l’entità di tali svantaggi, oltre che ad ottimizzare le prestazioni dei circuiti realizzati dal punto di vista dell’integrazione e del consumo di potenza.<br> Questo lavoro di tesi riguarda la progettazione di un divisore controllato di corrente da impiegare per la sintesi di moltiplicatori a transconduttanza in tecnologia CMOS. In particolare, l’obiettivo della tesi è stato valutare la possibilità di estendere alle alte frequenze il funzionamento di divisori controllati basati su un principio proposto recentemente. <br>Il blocco divisore di corrente (splitter) si basa sulla cascata di due coppie differenziali e necessita dell’applicazione di una opportuna procedura di dimensionamento per ottimizzarne la linearità rispetto alla corrente di ingresso. Tale procedura è stata sviluppata in ambiente Matlab.<br>Poiché il dimensionamento effettuato secondo i risultati ottenuti dalla procedura contrasta con le specifiche di velocità richieste, è stato raggiunto un compromesso, mediante simulazioni parametriche, fra ampiezza di banda e linearità del circuito.<br> La trattazione è così strutturata:<br><br>• nel Capitolo 1 viene data una definizione del moltiplicatore analogico. Vengono quindi proposti due possibili criteri per classificare i moltiplicatori analogici, cioè in relazione alla polarità dei segnali di ingresso e al principio di funzionamento. Vengono inoltre descritti i diversi principi di funzionamento e presentati alcuni esempi di realizzazione topologica. Vengono quindi illustrate le principali applicazioni dei moltiplicatori analogici con alcuni esempi di realizzazioni circuitali. Infine vengono presentati i principali parametri per quantificare le prestazioni dei moltiplicatori.<br>• Nel Capitolo 2 viene dapprima illustrato il principio di funzionamento del moltiplicatore e più in particolare del blocco splitter sviluppato in questo lavoro di tesi, quindi viene descritta la procedura sviluppata in ambiente Matlab per effettuare un opportuno dimensionamento di alcuni transistori del blocco splitter in modo da massimizzare l’intervallo di linearità dell’uscita del blocco splitter stesso relativamente ad un ingresso. Vengono quindi presentati i risultati ottenuti dalla procedura e introdotti alcuni vincoli che portano alla scelta di un dimensionamento diverso da quello ottimo dal punto di vista della linearità. <br>• Nel Capitolo 3 viene illustrato il flusso di progetto che ha portato alla scelta della topologia del blocco splitter sulla base della specifica di velocità. Sulla topologia scelta è stato quindi effettuato uno studio approssimato per l’individuazione delle singolarità dominanti del circuito e quindi per individuare alcuni criteri di progetto. Comunque, data la complessità del dispositivo, la progettazione è stata svolta quasi interamente mediante l’ausilio del CAD (simulatore ELDO di Mentor Graphics). Sono state quindi spiegate alcune scelte topologiche ed è stato mostrato come effettuare una parziale compensazione degli effetti della temperatura e degli errori di processo. <br>• Nel Capitolo 4 vengono quindi mostrati i risultati ottenuti dalla simulazione del blocco splitter mediante il simulatore elettrico ELDO, a partire dal dimensionamento. Le analisi effettuate sono state mirate alla valutazione delle prestazioni dello splitter dal punto di vista di velocità, stabilità, linearità, efficacia del controllo del modo comune (la configurazione utilizzata è di tipo fully-differential). È stato quindi simulato l’impiego dello splitter all’interno di un moltiplicatore completo, ottenendo risultati relativamente alla caratteristica di trasferimento del moltiplicatore, alla sua linearità, all’entità del rumore e dell’offset. Il moltiplicatore è stato anche caratterizzato per due sue possibili applicazioni, come mixer e come rivelatore di fase.<br>
File