• analyzer
• C
• firmware
• FPGA
• pxi
• router
• spacewire
• VHDL

Spacewire è ormai da più di venti anni lo standard per eccellenza per l’interconnessione di strumentazione a bordo dei satelliti, in uso su diverse decine di missioni delle principali agenzie spaziali come ESA, NASA, JAXA ed altre. Grazie alla sua semplicità, elevata velocità, bassa potenza e tolleranza ai disturbi, lo rendono appetibile ancora per molto tempo prima che prenda piede il suo successore, Spacefibre, non ancora standardizzato.
Sin dalla prima versione, pubblicata nel 2003, esso prevede l’utilizzo di router per l’ottimizzazione dei cablaggi e la ridondanza dei collegamenti, offrendo così tolleranza ai guasti, minori costi e flessibilità architetturale, soprattutto nei sistemi più complessi. Ciononostante solamente negli ultimi anni la complessità e il numero di interconnessioni hanno raggiunto un livello tale da rendere indispensabile l’utilizzo di router a bordo, facendo crescere così, il loro l’utilizzo.
Uno dei punti chiave per il successo di una missione, è un esaustivo collaudo a terra della rete e del comportamento dei suoi nodi. Nascono così gli Elecrical Ground Support Equipment (EGSE) e gli Analyzer, strumenti pensati proprio a tale scopo. Paradossalmente, però, pressoché tutte le soluzioni presenti al momento sul mercato offrono tali funzionalità solo per il singolo link e non per la rete.
Da quest’ultima osservazione scaturisce l’idea di integrare un Router Spacewire (sottoforma di IP VHDL sviluppata dall’Università di Pisa) in uno Spacewire Link Analyzer, implementato su FPGA Xilinx e basato sul bus PXIe di National Instruments (anch’esso uno strumento sviluppato dall’Università di Pisa).
Questo lavoro di Tesi si pone come obiettivo la concretizzazione di tale idea riproponendo tutte le funzionalità preesistenti sull’Analyzer stesso, mantenendo le medesime prestazioni in termini di velocità di trasmissione, aggiungendo al contempo le funzionalità di routing e la possibilità di analizzare ed eseguire sessioni di test su configurazioni più complesse del singolo link punto-punto.
In questo elaborato verrà fatta una breve introduzione al “settore spazio”: le missioni più rilevanti, gli standard di realizzazione di una navicella spaziale e, più in dettaglio, dei collegamenti della strumentazione a bordo con relativi collaudi a terra.
Successivamente seguirà un’analisi dello stato dell’arte delle principali soluzioni disponibili sul mercato per quanto riguarda gli EGSE e gli Analyzer (Spacewire).
In seguito si entrerà nel cuore dell’attività svolta che prosegue con lo studio architetturale e comportamentale di tutte le IP coinvolte, nonché dell’Analyzer nel suo complesso, a partire dalla descrizione VHDL fino all’interfaccia grafica (GUI). Continuando con l’analisi delle problematiche connesse all’integrazione del router e stesura delle specifiche. Presentazione dell’architettura scelta e relativa realizzazione e simulazione, sia hardware che software.
Dopodiché passeremo alla verifica e validazione di quanto implementato, fase cha ha visto un successivo studio dei tool di sviluppo e la progettazione e realizzazione di un ulteriore Sistema Embedded (emulatore), su un'altra FPGA Xilinx, per la generazione delle sollecitazioni necessarie al debug, prima dell’implementazione vera e propria su bus PXIe.
Infine verranno riassunti e discussi i risultati ottenuti, in termini di prestazioni e risorse impiegate. Poi un confronto con il “vecchio” Analyzer al fine di mettere in luce il valore aggiunto di questo lavoro ma anche i punti deboli, concludendo con i possibili sviluppi futuri.