logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-06072006-160355


Tipo di tesi
Tesi di laurea specialistica
Autore
Cecchini, Tommaso
URN
etd-06072006-160355
Titolo
Studio e progettazione VLSI di un acceleratore hardware per la ricostruzione di ambienti sonori
Dipartimento
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore L'Insalata, Nicola
relatore Prof. Fanucci, Luca
Parole chiave
  • convoluzione
  • FFT
  • audio
  • sonori
  • VLSI
  • ambienti
Data inizio appello
12/07/2006
Consultabilità
Completa
Riassunto
I recenti sviluppi dei sistemi di misura nell’ambito della caratterizzazione acustica degli ambienti consentono una descrizione sempre più accurata delle proprietà acustiche degli spazi per mezzo della risposta impulsiva.
La creazione di un database contenente questo tipo di informazioni riveste un ruolo estremamente importante sia dal punto di vista della conservazione dei beni culturali, sia dal punto di vista della produzione audio cinematografica e musicale.
L’utilizzo della risposta impulsiva, infatti, permette la ricostruzione sonora del contesto acustico, sia in fase sia di registrazione che di riproduzione, a partire da segnali pseudo-anecoici.
L’elaborazione di questi dati risulta estremamente onerosa dal punto di vista computazionale a causa delle lunghezze delle risposte impulsive, che possono raggiungere durate dell’ordine delle decine di secondi.
In questo lavoro di tesi viene affrontato lo studio e la progettazione di un acceleratore hardware per la convoluzione tra un segnale audio pseudo-anecoico ed una risposta impulsiva di un ambiente sonoro. L’obiettivo è la realizzazione di una piattaforma dedicata per applicazioni audio professionali.
Dopo aver preso visione dello stato dell’arte, si è proceduto ad un’analisi di alto livello del sistema per determinare le specifiche di massima. In seguito, il sistema è stato partizionato nelle sue componenti hardware e software e si è operata la scelta per la piattaforma di prototipazione. Il sottosistema di convoluzione hardware è stato quindi descritto in linguaggio VHDL e verificato funzionalmente. Lo stesso codice è stato sintetizzato e verificato su dispositivi FPGA, assieme alle interfacce appositamente sviluppate per la comunicazione verso il sottosistema software.
File