logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-05162013-203232


Tipo di tesi
Tesi di laurea magistrale
Autore
PIANELLI, STEFANO
Indirizzo email
stefanopianelli@gmail.com
URN
etd-05162013-203232
Titolo
PROGETTAZIONE E VALUTAZIONE DI UN SOTTOSISTEMA DI MEMORIA PRINCIPALE AD ALTE PRESTAZIONI BASATO SU 3D-DRAM E PCM : MODELLAZIONE, STRESS-TESTING ED ANALISI DELLE PERFORMANCE E DEL CONSUMO ENERGETICO
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA INFORMATICA
Relatori
correlatore Prof. Foglia, Pierfrancesco
tutor Prof. Kavi, Krishna
relatore Prof. Prete, Cosimo Antonio
Parole chiave
  • 3d-dram
  • architetture
  • caches
  • consumo di potenza
  • pcm
  • prestazioni
  • profilo energetico
Data inizio appello
06/06/2013
Consultabilità
Completa
Riassunto
Negli ultimi anni la progettazione e i processi produttivi dei compo- nenti di memoria hanno subito un forte rallentamento, molto accen- tuato per quanto riguarda quei componenti utilizzati nei sottosistemi di memoria principale, come le memorie DRAM. Un grande divario prestazionale si è venuto a creare tra le unità di elaborazione, che hanno subito un vertiginoso speed-up negli ultimi 10 anni, e i supporti di memoria che ormai a fatica riescono a fronteggiare le richieste del mercato, fortemente incentrato sul cloud-computing e su grandi siste- mi di elaborazione distribuiti che hanno bisogno di grandi quantità di memoria.
L’intento di questo lavoro è quello di progettare e sperimentare al- cune architetture di memoria alternative a quella classica per cercare di trovare una valida soluzione al problema sopra evidenziato, con- centrando l’attenzione sugli aspetti prestazionali e sul consumo ener- getico, pur avendo come obiettivo principale quello di mantenere la scalabilità dell’architettura punto focale del nostro studio.
A tal fine sono state esplorate nuove promettenti tecnologie, quali i dispositivi 3D-DRAM e PCM (Phase Change Memory), inserite in un costesto architetturale del tutto rinnovato.
Al fine di rendere lo studio delle architetture il più concreto possibi- le sono stati realizzati modelli dettagliati delle memorie sopra citate, andando ad analizzare i trade-off tra le velocità delle operazioni di memoria e il consumo energetico a queste legate.
La valutazione finale delle architetture è stata effettuata inserendo queste in un contesto reale simulato e sono stati effettuati stress-test utilizzando note suite di benchmark quali SPEC CPU2006 e OLTP, entrambe rivolte allo studio di sistemi ad alte prestazioni e sistemi HPC (High Performance Computers) che, come abbiamo detto, richiedo- no una notevole quantità di memoria, prestazioni elevate e consumi contenuti.
Lo studio ha portato ad evindenziare un incremento di prestazioni fino al 40% e consumi pressochè paragonabili se confrontati con le odierne architetture di memoria principale.
File