ETD

• FPGA
• GALILEO E5
• ricevitore coerente

Studio del segnale Galileo E5 e delle proprietà di correlazione che gli appartengono.
Modellizzazione di un modulo Simulink in grado di generare sia segnale E5 ideale sia una copia campionata a 70MHz.
Progettazione e modellazione del canale di code tracking e carrier tracking di un ricevitore coerente per segnali E5. Tale canale riprende la struttura del Single Frequency CHannel implementato nel progetto GALVANI.
Partendo dai modelli Simulink, verranno progettate le architetture VHDL da implementare su FPGA al fine di compiere le operazioni necessarie ad effettuare l'aggancio e la demodulazione del segnale E5.
I blocchi VHDL sono stati simulati con ModelSim e hanno mostrato il medesimo comportamento dei modelli Simulink.
Infine i blocchi sono stati implementati con Xilinx VIVADO per osservare le risorse impiegate sulla scheda ed effettuare i report di timing e potenza utilizzata.