logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-04082020-171606


Tipo di tesi
Tesi di laurea magistrale
Autore
MARCHETTI, DANIELE
URN
etd-04082020-171606
Titolo
Progetto di un oscillatore CMOS a rilassamento con riduzione del rumore di fase e compensazione delle variazioni di processo, tensione e temperatura
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Bruschi, Paolo
relatore Prof. Piotto, Massimo
Parole chiave
  • CMOS
  • compensazioni PVT
  • frequency
  • frequenza
  • jitter
  • oscillator
  • oscillatore
  • phase noise
  • PVT compensation
  • rumore di fase
Data inizio appello
05/05/2020
Consultabilità
Non consultabile
Data di rilascio
05/05/2090
Riassunto
Gli oscillatori sono circuiti elettronici in grado di generare segnali periodici con caratteristiche in termini di frequenza, ampiezza e forma d'onda predefinite. Tali sistemi vengono utilizzati per pilotare ulteriori circuiti, sia analogici che digitali. La sintesi di un riferimento di frequenza accurato ed affidabile è di fondamentale importanza in moltissime applicazioni.
Negli ultimi anni si è posta sempre più attenzione nella progettazione dei riferimenti di frequenza: l'obiettivo recente è quello di ridurre fortemente le loro dimensioni, il loro costo e il loro consumo di potenza. Queste caratteristiche sono di fondamentale importanza nell'ambito delle soluzioni System on Chip, come quelle in ambito sensoristico e in ambito biomedicale.
Vengono dunque preferite sempre di più soluzioni integrabili a discapito di quelle off-chip.
Il progetto dei riferimenti di frequenza integrati deve essere il più possibile robusto nei confronti delle variazioni di processo, temperatura e tensione di alimentazione, detti errori PVT: sono infatti questi tre fattori che influenzano e degradano la precisione del segnale generato.
Lo scopo della tesi è lo studio e il progetto di un riferimento di frequenza integrato in tecnologia CMOS 0.18 micron che possa essere utilizzato in applicazioni portatili: l'obiettivo è la sintesi di un oscillatore a rilassamento, quindi in grado di generare un'onda quadra, la cui frequenza sia stabile nei confronti del processo e delle condizioni operative in cui il chip si trova a lavorare (temperatura e tensione di alimentazione). Il progetto ha come ulteriore obiettivo quello di mantenere basse le statistiche del jitter, ovvero far sì che il segnale prodotto in uscita mantenga un basso rumore di fase.
Nel primo capitolo di questo documento viene fatta una panoramica riguardo alle tipologie dei riferimenti di frequenza, divisi in base alle forme d'onda che sono in grado di produrre: si distinguono gli oscillatori lineari da quelli a rilassamento. Viene inoltre introdotto il fenomeno del jitter e del rumore di fase. Infine, si analizzano brevemente alcune architetture di oscillatori a rilassamento che si trovano in letteratura, nelle quali vengono messe in pratica delle tecniche di compensazione degli errori PVT.
Nel secondo capitolo viene condotta un'analisi approfondita di un'architettura tipica di oscillatore a rilassamento comparator based. Si illustrano i meccanismi con cui il sistema è in grado di generare l'onda quadra di uscita. Successivamente si mettono in risalto le principali problematiche dell'architettura che rendono la frequenza generata soggetta alle variazioni di processo, di temperatura e di tensione di alimentazione. Nella parte finale del capitolo viene presentato un modello applicato agli oscillatori a rilassamento comparator based volto ad identificare i parametri che possono garantire una riduzione del jitter sul segnale generato.
Nel terzo capitolo viene sviluppata un'innovativa tecnica di autozero denominata Jitter Suppression Comparator Autozeroing, studiata per ridurre l'incidenza sulla frequenza generata degli errori introdotti dai comparatori. Il metodo proposto riprende l'architettura di partenza analizzata nel secondo capitolo, la quale viene modificata per permettere l'applicazione della tecnica di autozero. Si affronta infine il dimensionamento dei moduli componenti l'oscillatore.
Nel quarto capitolo è presentato il chip Sensiplus, sviluppato dall'azienda Sensichip s.r.l. in collaborazione con il Dipartimento di Ingegneria dell'Informazione dell'Università di Pisa. Dopo una breve panoramica della struttura interna dell'integrato, viene affrontata la sintesi di un riferimento di frequenza dual frequency, ovvero in grado di generare in uscita un segnale di clock a due distinte frequenze, in accordo col valore logico di un apposito bit. Vengono dunque presentate le scelte progettuali adottate e il nuovo dimensionamento dei moduli.
Nel quinto ed ultimo capitolo si espongono i risultati numerici ottenuti dalle simulazioni degli oscillatori presentati nel terzo e nel quarto capitolo: entrambe le architetture vengono testate sotto diverse condizioni di tensione di alimentazione, di processo e di temperatura, col fine di risalire ai parametri di valutazione caratteristici che descrivono la dipendenza della frequenza generata da questi fattori. Inoltre, vengono estratte le statistiche del jitter e l'andamento del rumore di fase.
File