• CMP
• Conflict Hit.
• NUCA
• Replicazione
• Shared Blocks

Con l’aumentare del livello di integrazione sui chip, i sistemi multiprocessore sono passati dalle implementazioni di sistemi multi-chip a sistemi a singolo chip. I sistemi multiprocessore a singolo chip (chip multiprocessors, CMPs) contenenti da 2 a 8 processori sono diventati di recente disponibili anche commercialmente. Essendo in grado di fornire velocemente ai processori le istruzioni ed i dati, le memorie cache on-chip sono efficaci nel migliorare le prestazioni dei CMP.
Per far fronte alle dimensioni ridotte delle cache private di ciascun processore (le L1 cache), che soddisfano solo una parte delle richieste, è necessario accedere a cache più capienti di livello più basso (L2). Queste cache on-chip di grosse dimensioni dovrebbero essere in grado sia di memorizzare una grande quantità di dati, in modo da minimizzare l’impatto sulle prestazioni dovuto alla risoluzione off-chip di una miss, sia di recuperare velocemente i dati richiesti, in modo da ridurre gli effetti sulle prestazioni del ritardo di propagazione dei segnali sui fili.
I sistemi CMP attuali adottano cache condivise per massimizzare la capacità delle cache on-chip memorizzando solo un’unica copia di ciascun blocco. Anche se le cache condivise solitamente minimizzano gli accessi offchip, presentano elevate latenze di accesso dal momento che le richieste devono attraversare i fili per raggiungere i banchi di cache più distanti. Al contrario, invece, le cache private riducono la latenza media di accesso facendo migrare e replicare i blocchi vicino al processore richiedente, sacrificando però l’effettiva capacità on-chip ed incorrendo in un numero più alto di miss.
Con l’obiettivo di avere sistemi di elaborazione basati su cache condivisa di grande capacità che siano anche in grado di mascherare gli effetti del ritardo sui fili, sono state proposte architetture di cache non convenzionali, caratterizzate dall’avere un tempo medio di accesso non uniforme (Non-Uniform Cache Access, NUCA).
Il lavoro di tesi affronta un problema presente in questo tipo di cache, il fenomeno dei Ping-Pong che si presenta durante il funzionamento del meccanismo di migrazione. La ripetuta promozione di un blocco condiviso in direzioni opposte dovuta a continue richieste alternate da parte di processori posti su lati diversi, impedisce di fatto che questo raggiunga, con la migrazione, le vie a più bassa latenza della cache. La soluzione proposta consiste nella replicazione dei blocchi soggetti a richieste di questo tipo e risolve i conseguenti problemi di coerenza del protocollo.