logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-02082005-111116


Tipo di tesi
Tesi di laurea vecchio ordinamento
URN
etd-02082005-111116
Titolo
Realizzazione e collaudo di sistema elettronico basato su piattaforma DSP-FPGA per l'elaborazione in tempo reale di segnali provenienti da rivelatori di singolo fotone per applicazioni di astronomia
Dipartimento
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Parole chiave
  • Adaptive Optics
  • astronomia
  • avalanche diode
  • DSP
  • EDMA
  • ESO
  • Fast Transient Imaging
  • Firmware DSP
  • fotoni
  • FPGA
  • I2S
  • IEEE1394
  • IIS
  • Layer Sensing
  • McASP
  • micro-line
  • photon
  • ping-pong
  • single
  • SPAD
  • TCP/IP
  • TDAA
  • Texas Instruments
  • VHDL.
Data inizio appello
01/03/2005
Consultabilità
Completa
Riassunto (Inglese)
Riassunto (Italiano)
Il lavoro è svolto nell’ambito del progetto di ricerca “cofin-prin 2002” – “Development of Monolithic Photon-Counter Arrays for Transient High-Energy Phenomena and Adaptive Optics in Astrophysics”.
Obiettivo del progetto &egrave la realizzazione di un sistema basato su un array monolitico di sensori di singolo fotone SPAD (Single Photon Avalanche Diode) e su un'elettronica per elaborazione dati in tempo reale ad alte prestazioni per la messa in opera di tre applciazioni astronomiche: Fast Transient Imaging, Adaptiove Optics e Layer Sensing.

Nel capitolo 1, introduttivo, viene data una descrizione delle tre applicazioni astronomiche e vengono esposte le caratteristiche dei sensori SPAD e le specifiche di progetto per quanto riguarda la parte di elaborazione dati.

Nel capitolo 2 vengono esposte le soluzioni adottate per il soddisfacimento delle specifiche, descrivendo nel dettaglio le piattaforme di sviluppo hardware (in particolare la board Orsys micro-line CPT6713) e software (Linux SUSE 9.1 e National Instruments LabView 5.1) sfruttate per la realizzazione del sistema elettronico.

Nel capitolo 3 è illustrata l’architettura hardware, descritta in linguaggio VHDL, realizzata per il FPGA Xilinx XC2V1000 e il firmware sviluppato per il processore DSP TMS320C6713, cuore del sistema di acquisizione.

La descrizione del lavoro prosegue nel capitolo 4 con l’interfaccia software sviluppata in ambiente LabView 5.1 per il controllo dell’intero sistema e con una breve descrizione del pacchetto software Linux.

Infine il testo si conclude con il quinto capitolo, in cui sono riportati i risultati di collaudo dell'intero sistema elettronico per quanto riguarda l'applicazione FTI.