Sistema ETD

banca dati delle tesi e dissertazioni accademiche elettroniche

 

Tesi etd-04022010-170520


Tipo di tesi
Tesi di laurea specialistica
Autore
AMENDOLA, ANTONIO
URN
etd-04022010-170520
Titolo
Studio e progettazione di un test-bed per verifica del protocollo di trasmissione dati FF-LYNX
Struttura
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Commissione
relatore Ing. Saponara, Sergio
relatore Prof. Fanucci, Luca
tutor Dott. Magazzù, Guido
Parole chiave
  • protocollo
  • VHDL
  • FPGA
  • interfaccia
Data inizio appello
30/04/2010;
Disponibilità
parziale
Data di rilascio
2050-04-30
Riassunto analitico
Questo lavoro di tesi si è svolto nel quadro del progetto FF-LYNX, approvato e finanziato dalla V commissione dell'Istituto Nazionale di Fisica Nucleare (INFN) e iniziato nel gennaio 2009, che ha come obiettivo, con un piano di lavoro di tre anni, quello di sviluppare un sistema integrato e scalabile per acquisizione dati e controllo in esperimenti di fisica delle alte energie. Il progetto FF-LYNX, nato dalla sinergia dell’INFN con il Dipartimento di Ingegneria dell’Informazione dell’Università di Pisa e dalla collaborazione con laboratori e centri di ricerca italiani e internazionali (CERN, Fermilab, etc.), si propone di definire un protocollo di comunicazione innovativo e di implementare interfacce a bassa potenza resistenti agli effetti delle radiazioni. L’attività di questa tesi è stata preceduta dalla definizione del protocollo e dell’architettura delle interfacce, dalla modellizzazione di queste ultime sia utilizzando un linguaggio di programmazione ad alto livello (SystemC) che un linguaggio per la descrizione dell’hardware (VHDL), e dalla verifica dei modelli delle interfacce implementati. Il lavoro di tesi è incentrato sulla realizzazione di un emulatore basato su una scheda di sviluppo commerciale equipaggiata con un dispositivo FPGA ad elevate prestazioni in termini di velocità e risorse disponibili, su cui vengono sintetizzati i modelli VHDL delle interfacce FF-LYNX, insieme a un test controller che pilota le interfacce con opportuni stimoli, acquisisce e analizza i risultati. La maggior parte dell’attività di tesi è stata dedicata alla modellizzazione VHDL del test controller e alla sua verifica funzionale. L’ultima parte del lavoro di tesi è incentrata sulla definizione di figure di merito adeguate alla qualifica del modello VHDL delle interfacce, e sull’esecuzione di test estensivi che hanno portato all’acquisizione di una quantità di dati sufficiente a valutare la performance delle interfacce. I test sono stati eseguiti utilizzando un software implementato in linguaggio C nell’ambito del lavoro di tesi in grado di confrontare i dati ricevuti con quelli trasmessi sul collegamento FF-LYNX, e di valutare le metriche di interesse. I tempi dei test effettuati mediante l’emulatore FF-LYNX sono notevolmente più ridotti rispetto a quelli relativi alle simulazioni dei modelli ad alto livello delle interfacce, per cui è stato possibile valutare alcune delle metriche definite per i test ad alto livello sulla base di un numero più cospicuo di dati trasferiti attraverso il collegamento. Inoltre, è stato sviluppato un software in grado di valutare, in relazione alla latenza dei pacchetti di dati trasmessi sul collegamento FF-LYNX, il contributo di ritardo che si determina quando l’interfaccia FF-LYNX di trasmissione non è più disponibile a ricevere nuovi dati dall’host. Questa condizione si può verificare in presenza di picchi di dati che saturano il buffer nell’interfaccia di trasmissione, in cui i dati sono temporaneamente collocati in attesa di essere trasmessi sul link seriale. Nel capitolo 7 è riportata un’analisi comparativa tra i risultati ottenuti con l’emulatore FPGA e gli analoghi risultati ottenuti attraverso simulazioni eseguite sui modelli ad alto livello.
File