ETD system

Electronic theses and dissertations repository

 

Tesi etd-11282005-015926


Thesis type
Tesi di laurea vecchio ordinamento
Author
Cagnacci, Riccardo
URN
etd-11282005-015926
Title
Architetture Configurabili e Ottimizzate per la tolleranza ai guasti nei sistemi con memorie embedded
Struttura
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Supervisors
relatore Prof. Terreni, Pierangelo
relatore Ing. Mariani, Riccardo
relatore Prof. Fanucci, Luca
Parole chiave
  • scrubbing
  • Hsiao
  • fault
  • fast track
  • Ecc
  • Seu
Data inizio appello
15/12/2005;
Consultabilità
Parziale
Data di rilascio
15/12/2045
Riassunto analitico
Uno degli elementi più critici nei sistemi a microprocessore è il “memory system”, ossia l’insieme
delle memorie (RAM, ROM, FLASH, etc...) che servono per immagazzinare il programma da
eseguire o i relativi dati. Nei sistemi “embedded”, ossia in cui sia il microprocessore che le memorie
sono integrate sullo stesso dispositivo a silicio, il problema dell’affidabilità è ancora più sentito in
quanto maggiori sono le cause di malfunzionamento.
La tesi riguarda lo studio e la realizzazione di una architettura configurabile per la protezione ai
guasti (transitori e permanenti) del “memory system”, architettura che sia integrabile in un sistema
più composito di protezione dai guasti dell’intero sistema a microprocessore. La tesi trae spunto da
un precedente lavoro di intitolato “Architetture innovative tolleranti ai guasti per sistemi con memorie
embedded”, nel quale si erano esaminate alcune tecniche di protezione e si era giunti ad una prima
soluzione realizzativa.
L’obiettivo della tesi è quindi quello di partire da tale base, studiare le soluzioni architetturali che
permettano di: integrare efficacemente il meccanismo di protezione con le tecniche di rilevazione di
guasti a livello dell’intero sistema; indivudare una architettura innovativa che permetta di risolvere i
problemi di aggravio del tempo di accesso tipici delle soluzioni con codici Hamming; studiare e
realizzare una soluzione configurabile nell’ottica del partizionamento della memoria in blocchi con
codici più o meno intensivi nel senso del numero dei bit aggiuntivi.
Si tratta quindi di una tesi in cui saranno trattati gli aspetti generali dell’architettura di un sistema a
microprocessore e poi dettagliati quelli relativi al “memory system”.
File