ETD system

Electronic theses and dissertations repository

 

Tesi etd-11252004-013300


Thesis type
Tesi di laurea specialistica
Author
Cassiano, Michele
email address
m.cassiano@sssup.it
URN
etd-11252004-013300
Title
Progettazione di architetture VLSI per il miglioramento della qualità delle immagini
Struttura
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Commissione
relatore Prof. Terreni, Pierangelo
relatore Dott. Saponara, Sergio
relatore Prof. Fanucci, Luca
Parole chiave
  • algoritmo
  • retinex
  • contrasto
  • dettaglio
  • implementazione
  • VHDL
  • sintesi
  • ottimizzazione
  • immagini
  • PSNR
Data inizio appello
16/12/2004;
Consultabilità
parziale
Data di rilascio
16/12/2044
Riassunto analitico
È noto che l&#39;occhio umano riesce a distinguere i dettagli di un’immagine, sia quando il soggetto è esposto alla luce solare diretta sia quando esso è in ombra o soggetto ad una fonte di illuminazione artificiale. <br>I sistemi elettronici, invece, soffrono di un forte limite legato alla non completa efficienza della sensoristica tramite cui si acquisisce l’immagine dall’ambiente esterno, ma anche al sistema di visualizzazione.<br>Per venire a capo delle problematiche interconnesse con tali condizioni al contorno, è necessario prevedere un sistema di schiarimento dell’immagine che, contemporaneamente, non pregiudichi il livello del dettaglio.<br>Tra le tecniche innovative introdotte a tal proposito gioca un ruolo determinante un nuovo e promettente algoritmo chiamato Retinex.<br>Alcuni teorici di Trieste hanno rielaborato l’algoritmo Retinex, gettando le basi per un lavoro di progettazione di una macrocella di proprietà intellettuale.<br>L’utilizzo di operatori non lineari fa emergere il problema dell’implementazione dell’algoritmo sui componenti digitali in commercio, problema che si intende affrontare in questo scritto.<br>L’obiettivo che si intende perseguire in questo lavoro è un’analisi accurata del problema legato all’implementazione di questo nuovo algoritmo e, conseguentemente, l’esecuzione di un progetto architetturale e di sintesi da condurre a mezzo del supporto fornito dal linguaggio VHDL e da un opportuno ambiente di sintesi in hardware.
File