ETD system

Electronic theses and dissertations repository

 

Tesi etd-10072003-134905


Thesis type
Tesi di laurea vecchio ordinamento
Author
Gelasio, Gregorio
email address
gregorio.gelasio@lycos.it
URN
etd-10072003-134905
Title
STUDIO E PROGETTO DI UN CIRCUITO VLSI PER LA DISTRIBUZIONE E IL RECUPERO DEL SINCRONISMO DEL SEGNALE DI CLOCK CON IL METODO DEL NONIO(VERNIER)
Struttura
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Commissione
relatore Prof. Saletti, Roberto
Parole chiave
  • deskewer
  • clock
  • algoritmo di deskewing
  • phase detector
  • linea di ritardo
  • sincronismo
  • skew
Data inizio appello
23/10/2003;
Consultabilità
completa
Riassunto analitico
Il rapido e incalzante sviluppo dell'elettronica digitale, sostenuto dall'evoluzione tecnologica della microelettronica, dalla sempre maggiore diffusione di tecniche di progettazione automatica (CAD,CAE) e dalla rapida evoluzione dei processi tecnologici ha portato negli ultimi anni alla realizzazioni di sistemi sempre più complessi e veloci. Un esempio sono le CPU che hanno frequenze di clock che stanno migrando verso valori sempre maggiori. Dunque la generazione e il controllo del segnale di sincronismo sta diventando uno dei problemi più critici nella progettazione di un sistema digitale. Al diminuire del periodo di clock, l'incertezza o skew nel posizionamento nel tempo dei fronti del segnale di sincronismo diventa sempre più un problema non trascurabile. Progettare un sistema di distribuzione del clock che minimizzi lo skew diventa quindi un'esigenza. Il lavoro svolto in questa tesi ha come obiettivo il progetto e la realizzazione di un prototipo di circuito Deskewer VLSI in tecnologia CMOS nel quale per la correzione dello skew vengono applicati due algoritmi (Bisezione e Differenziale al Nonio) per mezzo di un dispositivo controllore realizzato all'interno dello stesso chip.
File