ETD

Digital archive of theses discussed at the University of Pisa

 

Thesis etd-04052011-131504

Link copiato negli appunti
Thesis type
Tesi di laurea vecchio ordinamento
Author
ITRIA, MASSIMILIANO LEONE
email address
m.itria@libero.it
URN
etd-04052011-131504
Thesis title
Progetto e realizzazione di un traduttore per il linguaggio EDIF orientato a sistemi FPGA
Department
INGEGNERIA
Course of study
INGEGNERIA INFORMATICA
Supervisors
relatore Domenici, Andrea
relatore Bernardeschi, Cinzia
Keywords
  • edif
  • parser
  • traduttore
  • flex
  • bison
  • xilix
  • fpga
Graduation session start date
12/05/2011
Availability
Full
Summary
Realizzazione di un tool che traduce il linguaggio EDIF, utilizzato per la descrizione di circuiti elettronici, in un linguaggio compatto e intuitivo. Sono stati utilizzati i tool Bison e Flex per l'implementazione dell'analisi sintattica del linguaggio. E' stato utilizzato il tool ISE di Xilix per generare le netlist e i file EDIF studiati. I metodi del traduttore sono stati realizzati in C.
File
Nome file Dimensione
Tesi_MI.pdf 1.74 Mb
Contatta l’autore