ETD system

Electronic theses and dissertations repository

 

Tesi etd-03182004-140757


Thesis type
Tesi di laurea vecchio ordinamento
Author
Di Gioia, Eugenio
email address
eudigioia@yahoo.it
URN
etd-03182004-140757
Title
Progettazione di un LNA nella banda 1.8-2.2 GHz con tecnologia CMOS 0.12um
Struttura
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Commissione
relatore Neri, Bruno
relatore Iannaccone, Giuseppe
Parole chiave
  • CMOS
  • UMTS
  • low noise amplifier
  • LNA
Data inizio appello
04/05/2004;
Consultabilità
completa
Riassunto analitico
The subject of this work is a low noise amplifier (LNA), operating in the frequency range 1.8 – 2.1 GHz. The CMOS 0.12 &amp;#956;m is used in respect to the low cost of the final device. Among the specifications, a variable gain and an adjustable working frequency are required. In particular, four different working modes are provided: 1.8, 1.9 and 2.1 GHz high gain and 2.1 GHz low gain. The amplifier is designed to be used as the first stage of a receiver for mobile telephony. For this reason a low power consumption is taken into consideration (low supply voltage and low drain currents). In order to obtain a good input impedance matching in all the four operating modes, a circuital topology is chosen, that allows the use of a single external matching network, realized with standard passive components (E12 standard). Moreover, a LC-resonating load is used to maximize the gain at the working frequency and for its band-pass behavior, useful in our case. All the simulations are performed taking into account the parasitic effects of the input pads and of the bond wires, since they have a great influence on the input impedance of the LNA. A simple digital circuit, integrated on-chip, is used to select the operating mode of the LNA by means of two input pins. In conclusion a layout of the amplifier is realized: particular attention is paid into reducing the parasitic resistance of the metal interconnections in order to minimize the noise. A very good 1 dB Noise Figure is obtained.<br><br>----------------------------------------------<br><br>Oggetto di questo lavoro è un amplificatore a basso rumore (LNA), funzionante a frequenze comprese tra 1,8 e 2,1 GHz. La tecnologia utilizzata è CMOS a 0.12 &amp;#956;m, la quale consente notevoli vantaggi dal punto di vista del costo del dispositivo finale. Tra le specifiche sono richieste la possibilità di scegliere il livello di guadagno e la frequenza di funzionamento desiderate. In particolare sono previste quattro differenti modalità operative: alto guadagno, alle frequenze di 1,8, 1,9 e 2,1 GHz e basso guadagno alla frequenza di 2.1 GHz. L’amplificatore è progettato per essere utilizzato a monte di un ricevitore per dispositivi di telefonia mobile portatili (telefoni cellulari). Per questo motivo si è prestata attenzione alla riduzione dei consumi (bassa tensione di alimentazione e ridotta corrente assorbita). Al fine di ottenere un buon adattamento di impedenza d’ingresso in ognuna delle quattro modalità di funzionamento è stata scelta una soluzione circuitale che consente l’uso di una singola rete esterna, realizzata con componenti passivi in standard E12. Inoltre è stato scelto un tipo di carico LC risonante per esaltare il guadagno in un intorno della frequenza selezionata e per il suo comportamento passa-basso, vantaggioso nel nostro caso. Tutte le simulazioni svolte tengono in considerazione gli effetti parassiti dovuti ai pad di ingresso e alle interconnessioni tra pin e pad, in quanto questi danno un contributo notevole all’impedenza d’ingresso del circuito. Un semplice circuito digitale integrato sullo stesso chip consente di selezionare il modo operativo dell’LNA tramite due appositi pin. Infine è stato realizzato un layout dell’amplificatore con accorgimenti per ridurre il rumore dovuto alle resistenze parassite delle interconnessioni. È stata ottenuta una cifra di rumore finale di solo 1 dB.<br><br>