ETD system

Electronic theses and dissertations repository

 

Tesi etd-01302020-140810


Thesis type
Tesi di laurea magistrale
Author
RUIU, PIERO
URN
etd-01302020-140810
Title
Design di celle di memoria Floating-Gate in tecnologia CMOS a singolo Poly e di moltiplicatori analogici programmabili per applicazioni di Machine Learning
Struttura
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Supervisors
relatore Prof. Iannaccone, Giuseppe
correlatore Dott. Strangio, Sebastiano
Parole chiave
  • analog multiplier
  • moltiplicatori analogici
  • machine learning
  • memorie Floating Gate
  • Floating Gate memories
Data inizio appello
21/02/2020;
Consultabilità
Parziale
Data di rilascio
21/02/2023
Riassunto analitico
L’obbiettivo di questo lavoro è quello di creare una cella analogica che possa implementare le funzionalità base di un neurone, che potrà essere successivamente utilizzato per la creazione di Reti Neurali.Per fare questo è stato realizzato un moltiplicatore analogico basato su uno specchio di corrente e su un Floating Gate analogico opportunamente modificati per poter efficacemente emulare il funzionamento di un neurone. E' stato quindi studiato il dimensionamento di questo specchio nell'ottica di ottenere un determinato ENOB minimizzando l'utilizzo dell'area. Successivamente sono anche stati studiati i metodi con la quale è possibile scrivere e cancellare la memoria utilizzata. Infine è stato realizzato un chip di test al fine sia di verificare i risultati simulati, sia di estrarre dalla nostra tecnologia dei modelli più affidabile per la programmazione della memoria stessa.
File