ETD system

Electronic theses and dissertations repository

 

Tesi etd-01192005-180923


Thesis type
Tesi di laurea vecchio ordinamento
Author
Duranti, Matteo
email address
matteo.duranti@tiscali.it
URN
etd-01192005-180923
Title
Progetto e Realizzazione del Supporto Multiprocessore per Sistemi Embedded su Singolo Chip con Logica Riprogrammabile
Struttura
INGEGNERIA
Corso di studi
INGEGNERIA INFORMATICA
Commissione
relatore Ancilotti, Paolo
relatore Gai, Paolo
relatore Lipari, Giuseppe
relatore Prof. Avvenuti, Marco
Parole chiave
  • real-time
  • fpga
  • sistemi embedded
  • multiprocessore
  • on-chip
  • spin lock
Data inizio appello
03/03/2005;
Consultabilità
parziale
Data di rilascio
03/03/2045
Riassunto analitico
La tesi propone il supporto multiprocessore per un sistema embedded di tipo SOPC (system on programmable chip) prodotto da Altera: il Nios II.<br>Viene sviluppato il circuito-arbitro addetto alla gestione delle richieste di accesso a zone condivise dalle varie cpu. Questo dispositivo implementa un efficiente algoritmo per un accodamento FIFO delle cpu, su delle locazioni di spin (spin lock).<br>Viene inoltre sviluppato un apposito controllore delle interruzioni fra processori.<br>Tutto questo con lo scopo di supportare un sistema operativo real-time su un sistema embedded multiprocessore con logica riprogrammabile.
File