Tesi etd-12092021-181733 |
Link copiato negli appunti
Tipo di tesi
Tesi di laurea magistrale
Autore
VAGLIO, MARCO
URN
etd-12092021-181733
Titolo
Progetto e sviluppo su piattaforma FPGA di un sistema di on-board data handling basato su protocollo avionico MIL-STD-1553B
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Fanucci, Luca
tutor Ing. Pilato, Luca
tutor Ing. Pilato, Luca
Parole chiave
- 1553b
- avionico
- earth return orbiter
- fpga
- mars sample return
- milstd1553b
- spazio
Data inizio appello
18/02/2022
Consultabilità
Non consultabile
Data di rilascio
18/02/2092
Riassunto
Questo studio di tesi discute il flusso completo per il progetto e lo sviluppo di un sistema digitale in ambito lavorativo. Il sistema realizza una rete che utilizza come protocollo di comunicazione quello avionico MIL-STD-1553B, e la sua implementazione su un circuito integrato FPGA della famiglia A3PE della Microsemi (adesso Microchip), montato sulla scheda di sviluppo ProASIC3E Evaluation Board prodotta dalla Microchip. Lo studio e lo sviluppo è stato condotto, in accordo con l’Università di Pisa, presso un’azienda che lavora su sistemi di ingegneria aerospaziali volti all’utilizzo nel settore spaziale, la Kayser Italia.
File
| Nome file | Dimensione |
|---|---|
Tesi non consultabile. |
|