• verilog
• finite automata
• classifier
• NetFPGA

In questa tesi viene realizzato un classificatore di traffico che utilizza una tipologia di automi a stati finiti di nuova concezione per rappresentare l’insieme delle regole di classificazione. Il progetto comprende anche un modulo che utilizza le informazioni estratte dal classificatore per generare trame batch. La struttura complessiva può diventare il componente di distribuzione primaria per architetture di monitoraggio del traffico distribuite. La piattaforma hardware usata per l’implementazione è la scheda NetFPGA, un dispositivo ideato dall’università di Stanford per sperimentare nuove funzionalità di rete a velocità di linea. L’FPGA viene programmata col supporto di un linguaggio di descrizione dell’hardware, che in questo caso è il Verilog.