logo SBA

ETD

Archivio digitale delle tesi discusse presso l’Università di Pisa

Tesi etd-07042023-102153


Tipo di tesi
Tesi di laurea magistrale
Autore
CONTARDI, SIMONE
URN
etd-07042023-102153
Titolo
Progettazione di un circuito integrato CMOS per neurostimolatori impiantabili
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Piotto, Massimo
relatore Prof. Bruschi, Paolo
relatore Dott. Ria, Andrea
Parole chiave
  • cmos
  • hv
  • neurostimulation
Data inizio appello
21/07/2023
Consultabilità
Non consultabile
Data di rilascio
21/07/2093
Riassunto
I sistemi di neurostimolazione negli anni si sono sviluppati enormemente, sia in termini architetturali che di funzionalità implementate. I neurostimolatori trovano applicazioni volte a contrastare patologie come il morbo di Parkinson e l’epilessia. Vengono inoltre impiegati nel trattamento del dolore, come il caso della cura dell’emicrania cronica attraverso la stimolazione del nervo occipitale, obiettivo di questo progetto, o la stimolazione del midollo spinale come terapia per il dolore neuropatico cronico.

La neurostimolazione prevede l’invio di segnali di corrente al tessuto neurale attraverso elettrodi posizionati in prossimità dello stesso. I segnali inviati hanno lo scopo di portare carica al tessuto neurale o prelevarla da esso, provocando la sua eccitazione o inibizione. Generalmente si tratta di segnali a onde rettangolari in corrente, di frequenza che può variare da qualche Hz alle decine di kHz e ampiezza fino a qualche mA a seconda delle applicazioni. La carica residua accumulata all’interfaccia tra elettrodi e tessuto neurale al termine della stimolazione deve essere nulla per evitare di favorire reazioni che danneggerebbero il tessuto e deteriorerebbero gli elettrodi. Per questo motivo spesso si utilizzano segnali a impulsi bipolari o, in seguito ad una stimolazione unipolare, si invia una corrente di segno opposto per eliminare la carica accumulata sugli elettrodi. Per una maggiore sicurezza si prevede di chiudere gli elettrodi su un circuito di scarica per rimuovere la carica residua tra un ciclo di stimolazione e il successivo. Si inserisce inoltre un condensatore in serie al carico, di capacità molto più grande di quella equivalente degli elettrodi, per bloccare la componente continua del segnale qualora fosse mantenuta per lungo tempo, ad esempio a causa di un guasto del sistema.

Il mio lavoro di tesi è stato svolto nell'ambito di un progetto europeo denominato TARA, di cui il gruppo di ricerca in cui ho svolto la tesi ne è coordinatore, con l'obiettivo di progettare il circuito elettronico integrato adibito alla generazione dei segnali di neurostimolazione. Il progetto TARA è nato dalla necessità di creare un sistema di neurostimolazione impiantabile economico, minimamente invasivo, di facile utilizzo, affidabile e duraturo nel tempo. Gli attuali sistemi di neurostimolazione, infatti, richiedono operazioni chirurgiche complesse, invasive e molto costose, per cui sono impiegati solamente quando le cure farmaceutiche tradizionali perdono di efficacia.

L'ASIC (Application Specific Integrated Circuit) esposto in questa tesi, denominato Neural Chip, è stato progettato sul processo tecnologico UMC CMOS 180 nm e ha la funzione di generare i segnali di neurostimolazione. Le dimensioni saranno quelle di un mini@SIC (1.5mmx1.5mm). Il sistema è configurabile dall’esterno comunicando con una macchina di controllo digitale (Digital Control Machine - DCM), la quale si occupa di pilotare i Controlled Current Source (CCS) a seconda delle informazioni ricevute. I CCS sono blocchi analogici altamente configurabili e ognuno di essi è in grado di pilotare una coppia di elettrodi. Ogni elettrodo è collegato alle uscite di due generatori di corrente, uno di tipo source e uno di tipo sink, in grado di imporre sul carico una corrente positiva o negativa. Degli interruttori sono collegati agli stessi nodi di uscita per effettuare il collegamento a massa degli elettrodi. In serie al primo elettrodo è collegato il condensatore di protezione posizionato esternamente al chip.

L’architettura del CCS permette, attraverso l’alta programmabilità della DCM, di generare segnali di corrente di ampiezza fino a 25 mA in modulo e frequenza fino a 50 kHz. La relazione tra la tensione corrispondente al dato digitale in ingresso al CCS e la corrente di stimolazione ha un’ottima linearità in tutto il range di tensioni utili e la corrente di offset, minima di per sé, è annullabile attraverso la calibrazione del chip.

Sapendo che generalmente il tessuto neurale può essere modellato con una resistenza che può superare il kΩ, voler iniettare in esso correnti dell’ordine dei mA significa necessariamente dover fissare una tensione di alimentazione elevata, in questo caso anche fino a 9 V. Il processo tecnologico utilizzato non offre dispositivi in grado di sopportate tensioni tanto elevate, per cui è stato vitale applicare tecniche di progettazione high voltage per lo sviluppo dei CCS. Dato che queste comportano un aumento nella complessità delle architetture, nonché maggiori attenzioni progettuali, i CCS sono stati divisi in due parti. La prima, corrispondente allo stadio di ingresso, opera nel dominio low voltage (ovvero entro i valori di tensione per cui il processo è garantito), così da poter utilizzare architetture aventi maggiori prestazioni. Lo stadio di uscita è l’unico che necessariamente deve essere alimentato con tensione fino a 9 V e per esso sono state implementate architetture in grado di sfruttare a pieno la dinamica di tensione a disposizione, pur mantenendo limitata la tensione massima che si può sviluppare tra i terminali dei singoli dispositivi. Generalizzando, sono state inserite strutture cascode in serie ai dispositivi da proteggere. Polarizzandole con tensioni di gate intermedie tra 0 V e la tensione di alimentazione è stato possibile garantire che tutti i dispositivi operassero in una zona sicura di funzionamento. Dove necessario sono stati utilizzati dei diodi di clamp, utili per limitare la tensione dei nodi che rimarrebbero flottanti quando quella porzione di rete viene disattivata e, pur mantenendo sempre polarizzate le strutture cascode, queste non sarebbero efficaci.
Essendo l’ASIC destinato ad essere usato in un dispositivo impiantabile, è indispensabile che il consumo energetico sia minimizzato, considerando a maggior ragione che, in questo progetto, la tensione di alimentazione verrà ricavata da un segnale RF. Complessivamente, l’insieme dei due CCS assorbe 130 μA quando disabilitato a causa della necessità di mantenere sempre attivo il circuito di protezione delle reti high voltage. La corrente richiesta all’alimentazione sale a 260 μA durante il normale funzionamento. Tali valori sono tollerabili se messi a confronto con la massima corrente che ciascun CCS può generare.
File