ETD

Archivio digitale delle tesi discusse presso l'Università di Pisa

Tesi etd-06282004-124654


Tipo di tesi
Tesi di laurea vecchio ordinamento
Autore
Vannucci, Nicola
Indirizzo email
iavannu@tiscali.it
URN
etd-06282004-124654
Titolo
Progettazione di un sintetizzatore di frequenza ad alta risoluzione con interpolazione digitale
Dipartimento
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Saletti, Roberto
relatore Prof. Roncella, Roberto
Parole chiave
  • DDS clock
  • direct digital synthesizer
  • waveform generators
Data inizio appello
20/07/2004
Consultabilità
Completa
Riassunto
Il presente lavoro di tesi affronta il problema della progettazione di un sintetizzatore digitale di frequenza ad alta risoluzione con interpolazione digitale di fase, realizzato in tecnologia CMOS a 0.35 um. Piu’ specificatamente il sistema e’ costituito da un Digital to Time Converter (DTC) il quale sfrutta un sistema a due livelli d’interpolazione realizzato mediante Delay-Locked-Loop (DLL), e un circuito sincrono il quale si occupa della generazione dei segnali. I due livelli d’interpolazione del DTC sono implementati mediante una DLL seriale, e una DLL del tutto innovativa. I notevoli vantaggi dell’architettura utilizzata possono essere riassunti in una risoluzione finale di 2 ps, ottenuta operando con una frequenza di clock di 120 MHZ, che porta ad ottenere un sistema di sintesi digitale diretta a bassissimo livello di spurie in uscita.
File