ETD

Archivio digitale delle tesi discusse presso l'Università di Pisa

Tesi etd-06192011-191011


Tipo di tesi
Tesi di laurea specialistica
Autore
BRESCIANI, RICCARDO
URN
etd-06192011-191011
Titolo
Static Analysis of Circuits for Security
Dipartimento
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Fanucci, Luca
Parole chiave
  • VHDL
  • sicurezza
  • verifica formale
Data inizio appello
22/07/2011
Consultabilità
Completa
Riassunto
The purpose of the present work is to define a methodology to analyze a system description given in VHDL code and test its security properties. In particular the analysis is aimed at ensuring that a malicious user cannot make a circuit output the secret data it contains.