ETD

Archivio digitale delle tesi discusse presso l'Università di Pisa

Tesi etd-05042005-113033


Tipo di tesi
Tesi di laurea vecchio ordinamento
Autore
Mostardini, Luca
Indirizzo email
luca.mostardini@inwind.it
URN
etd-05042005-113033
Titolo
Studio e sviluppo di una piattaforma di test automatico a basso costo basata su FPGA per la validazione di chip digitali VLSI
Dipartimento
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Terreni, Pierangelo
relatore Dott. Bertini, Lorenzo
relatore Prof. Fanucci, Luca
relatore Prof. Saletti, Roberto
Parole chiave
  • Nessuna parola chiave trovata
Data inizio appello
14/06/2005
Consultabilità
Non consultabile
Data di rilascio
14/06/2045
Riassunto
Questa tesi tratta la progettazione, realizzazione e applicazione pratica di una piattaforma ATE (Automatic Test Equipment) low cost basata su FPGA (Field Programmable Gate Array) atta a verificare il corretto funzionamento di circuiti digitali.
Il nostro scopo è stato quello di creare un’architettura compatta, caratterizzata da un basso costo e da un’elevata flessibilità che ogni utente può utilizzare nella fase di valutazione del chip, in particolare quando non è previsto o non è ancora pronto il setup della macchina di test vera.
Questo elaborato contiene, dopo una introduzione all’argomento, una descrizione dettagliata dell’architettura completa, dell’hardware e del software realizzati, seguiti da un esempio di applicazione pratica.
File