| Tipo di tesi |
Tesi di laurea specialistica |
| Autore |
FESTA, DARIO
|
| URN |
etd-03252010-205344 |
| Titolo |
Design of a 5-bit ADC 4Gs/s in 90-nm CMOS |
| Settore scientifico disciplinare |
INGEGNERIA, FACOLTA' |
| Corso di studi |
INGEGNERIA ELETTRONICA |
| Commissione |
| Nome Commissario |
Qualifica |
| Prof. Roberto Saletti |
relatore |
| Prof. Domenico Zito |
relatore |
|
| Parole chiave |
- ADC
- Analog to digital Converter
- CMOS
- GS/s
|
| Data inizio appello |
2010-04-30 |
| Disponibilità |
mixed |
| Data di rilascio | 2050-04-30 |
|---|
Riassunto analitico
A 5-b A/D converter (ADC) that converts at 2 GHz is reported. Using a wideband track-and-hold, a 5-b flash ADC achieves better than 4.4 effective bits for input frequencies up to 1.7 GHz at 4 Gsample/s, and 4.9 effective bits for 62.50-MHz input at 4 Gsample/s. Peak INL and DNL are less than 0.31 LSB and 0.4 LSB, respectively. This ADC consumes about 45 mW from 1.2 V at 4 Gsample/s.
The A/D converter has been designed in 90nm CMOS technology.
|
| File |
| Nome file |
Dimensione |
Tempo di download stimato
(Ore:Minuti:Secondi)
|
| 28.8 Modem |
56K Modem |
ISDN (64 Kb) |
ISDN (128 Kb) |
piu' di 128 Kb |
Ci sono 4 file
riservati su richiesta dell'autore.
|
Contatta l'autore
|
|
