ETD

Archivio digitale delle tesi discusse presso l'Università di Pisa

Tesi etd-01302020-140810


Tipo di tesi
Tesi di laurea magistrale
Autore
RUIU, PIERO
URN
etd-01302020-140810
Titolo
Design di celle di memoria Floating-Gate in tecnologia CMOS a singolo Poly e di moltiplicatori analogici programmabili per applicazioni di Machine Learning
Dipartimento
INGEGNERIA DELL'INFORMAZIONE
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
relatore Prof. Iannaccone, Giuseppe
correlatore Dott. Strangio, Sebastiano
Parole chiave
  • moltiplicatori analogici
  • memorie Floating Gate
  • machine learning
  • Floating Gate memories
  • analog multiplier
Data inizio appello
21/02/2020
Consultabilità
Non consultabile
Data di rilascio
21/02/2090
Riassunto
L’obbiettivo di questo lavoro è quello di creare una cella analogica che possa implementare le funzionalità base di un neurone, che potrà essere successivamente utilizzato per la creazione di Reti Neurali.Per fare questo è stato realizzato un moltiplicatore analogico basato su uno specchio di corrente e su un Floating Gate analogico opportunamente modificati per poter efficacemente emulare il funzionamento di un neurone. E' stato quindi studiato il dimensionamento di questo specchio nell'ottica di ottenere un determinato ENOB minimizzando l'utilizzo dell'area. Successivamente sono anche stati studiati i metodi con la quale è possibile scrivere e cancellare la memoria utilizzata. Infine è stato realizzato un chip di test al fine sia di verificare i risultati simulati, sia di estrarre dalla nostra tecnologia dei modelli più affidabile per la programmazione della memoria stessa.
File